前言：中文期刊網精心挑選了電子電路設計與應用范文供你參考和學習，希望我們的參考范文能激發你的文章創作靈感，歡迎閱讀。
電子電路設計與應用范文1
關鍵詞： 硬件描述語言 verilog HDL VHDL
1.引言
數字電子技術是電氣信息類專業一門重要的技術基礎課程，既具有一定的理論性，同時作為一門技術課程又有相當強的實踐性。因此，我們必須為理論的講述配置一定的實驗項目。目前實驗項目的組織有兩種途徑：一是采用原來傳統的小規模（SSI）或中規模集成電路（MSI）為單元構建實驗項目；二是以大規模（LSI）可編程CPLD/FPGA芯片為平臺，利用專門的硬件描述語言來實現。
2.現狀與需求
目前，在許多本科院校的數字電子技術課程實驗教學和數字電路的設計中，仍采用傳統的小規模（SSI）或中規模集成電路（MSI）為單元來構建和設計。這種思路已經不能適應教學和行業發展趨勢的需要。它主要有如下幾個方面的原因：一是實驗室必須為每一個實驗項目獨立地準備實驗器材，而且要保證實驗元件的正確性和可靠性，這是一件很費時費力的工作，同時一旦有學生操作失誤，芯片就有可能燒壞，從而浪費資源；二是目前的大學生電子設計大賽所設計的數字系統設計和一些接口電路已經涉及和要求掌握在大規模和超大規?？删幊绦酒A上設計復雜的數字電路；三是目前隨著微電子技術和計算機技術的飛速發展，工程中已經廣泛采用以CPLD/FPGA為基礎設計數字集成電路，用軟件的方法設計硬件電路已經是行業的需要。
為此，有必要在課堂教學中引入硬件描述語言用以設計數字集成電路，并設置相應的實驗項目以掌握硬件描述語言和熟悉相關開發工具。
3.1硬件描述語言簡介［1］
一般的硬件描述語言可以在三個層面上描述電路，其層次由低到高依次為門電路級、RTL級和行為級。任何一種硬件描述語言都要轉換成門電路級才能被布線器所接受。綜合的方向是由高到底：行為級RTL級門電路級。
3.2硬件描述語言分類及主要差異
目前主流的描述語言有Verilog HDL和VHDL兩種，各有特點和優勢。Verilog HDL更適合RTL和門電路的描述，是一種較為低級的語言。其綜合過程只要經過RTL級門電路級，故較為容易控制電路資源，常用在專業的集成電路設計上。而VHDL語言則更適合行為級和RTL級的描述，因此其綜合過程通常要經過行為級RTL級門電路級的轉換。［2］
同時，Verilog HDL語言具有C語言的描述風格，是一種較為容易掌握的語言。VHDL語言入門較難，但熟悉后設計效率比Verilog HDL要高。
3.3硬件描述語言在數字電路設計中的應用舉例
譯碼器是數字電路中應用最為廣泛的中規模集成電路，常用于設計接口電路和擴展I/O口。下面是用VHDL語言來描述一個3―8譯碼器的例子。［3］
LIBRARY IEEE；
USE IEEE.STD_LOGIC_1164.ALL；―IEEE庫說明
ENTITY decoder IS
PORT（A：IN STD_LOGIC_VECTOR（2 DOWNTO 0）；―實體說明，輸入三位地址，高電平有效
S：IN STD_LOGIC；―使能信號，高電平有效
Y：OUT STD_LOGIC_VECTOR（7 DOWNTO 0））；―輸出八個譯碼信號，高電平有效
END decoder；
ARCHITECTURE arch OF decoder IS―結構體描述
SIGNAL SEL：STD_LOGIC_VECTOR（3 DOWNTO 0）；―敏感列表
BEGIN
SEL（0）＜=S；
SEL（1）＜=A（0）；
SEL（2）＜=A（1）；
SEL（3）＜=A（2）；
WITH SEL SELECT
Y＜="00000001"WHEN"0001"，―功能描述
"00000010"WHEN"0011"，
"00000100"WHEN"0101"，
"00001000"WHEN"0111"，
"00010000"WHEN"1001"，
"00100000"WHEN"1011"，
"01000000"WHEN"1101"，
"10000000"WHEN"1111"，
"11111111"WHEN ORTHERS，
END arch；
譯碼器種類繁多，輸入輸出電平有效值要求高低不同，在此我們只需稍改功能描述中的取值即可，非常方便。因此修改教學內容是非常方便的。不難看出內部結構比較復雜的譯碼器用VHDL語言描述就顯得非常簡潔易懂。其實一般較為復雜的器件比較適合用VHDL來描述，在RTL級和行為級上進行描述。
D觸發器是時序電路的基礎，是數字系統的基本單元。下面是利用Verilog HDL描述一個異步復位的D觸發器。
module DFF（q，qb，d，clk，clr）；模塊名和端口列表
output q，qb；//端口輸入輸出說明，輸出端q和反相qb
input d，clk，clr；//數據輸入端d，時鐘端clk和復位端clr
reg q；端口類型說明
wire qb，d，clk，clr；
assign qb=！q；//互非輸出
always @（posedge clk or negedge clr）//異步復位時的敏感表
if（！clr）
q＜=0；//低電平復位信號有效是清零
else
q＜=d；
endmodule
將敏感列表稍加改動即可變為同步復位的D觸發器。像觸發器這樣的時序器件用Verilog HDL描述是比較方便的。Verilog HDL語言對一些電氣特性、時延特性的描述有非常強大的描述能力。
4.結論
以可編程器件為基礎，利用硬件描述語言進行數字集成電路設計已經是業界不可避免的發展趨勢。這不僅優化了教學資源和設計環境，而且提高了設計效率，對切實提高學生動手能力和適應市場以及技術發展的要求起著重要作用。
參考文獻：
［1］潘松，王國棟.VHDL實用教程［M］.成都：電子科技大學出版社，2000.
［2］夏宇聞.復雜數字電路與系統的Verilog HDL設計技術［M］.北京航空航天大學出版社，2002.
電子電路設計與應用范文2
【關鍵詞】 智能交通系統 電子不停車收費 高速公路 射頻技術
0引言
隨著我國高速公路建設的蓬勃發展，國民汽車保有量逐年提高，高速公路人工收費以及半自動收費帶來的種種弊端也漸漸顯現，因收費效率低而造成的車輛堵塞不僅損壞了人們的經濟以及社會效益，而且因車輛頻繁啟動增加了污染氣體的排放，不利于低碳發展，針對以上種種問題，不停車收費系統的推廣應用顯得尤為重要，快速便捷的收費方式有效緩解收費站口的交通瓶頸，并且使管理變得標準化，防止工作人員貪污路費，更減少了尾氣排放，保護了大氣環境。
1 國外高速公路收費系統現狀
美國，日本以及歐洲許多發達國家的高速公路建設起步較早，路網已形成一定規模，高速公路的各項基礎設施配置也比較完善，服務水平等級高。很多發達國家很早以前就對高速公路的通行進行收費，因此其對電子不停車收費系統（ETC）的研究也起源較早，發展歷史悠久，所以這些國家也掌握了相對較先進的電子不停車收費系統（ETC）技術。
歐洲國家電子不停車收費系統最早可追溯到80年代中期，現今，且其信譽制度相對完善，人們不必擔心隱私問題泄露的問題，所以電子不停車收費在歐洲已擁有大量的用戶，人們對不停車收費已經習以為常，ETC日漸成為人們日常生活中不可或缺的一部分。
2 國內高速公路收費系統現狀
目前我國高速公路的建設已邁向黃金階段，各級路網日趨完善，然而，我國交通收費體制還非常落后，最原始的人工收費方式依然存在，通過人工判別車型，依據相關標準進行收費，找零，發給收據，繁瑣的業務流程效率低下，需要大量人力資源，貪污受賄現象更是時有出現。相比之下，半自動人工收費則要更占優勢，現今已成為我國高速公路應用最多的一種收費方式。半自動人工收費方式的運行依然依靠大量人工，人工判別車型，人工收繳費用，優勢在于運用計算機實現管控，包括車輛計數，視頻監督等。
在高速公路收費方面顯示出巨大優越性的電子不停車收費系統（ETC）在我國仍處于起步階段，各地收費站雖已相繼修建電子不停車收費通道，建立相應服務設施，但未能實現大規模試用，實踐也只局限在了小部分范圍內，應用并不是十分廣泛。
3 射頻識別技術系統
3.1 射頻識別系統結構
一般的射頻識別系統都包含有射頻標簽和讀寫器兩個基本組件，射頻標簽本質為一種集成電路卡片，可存儲有關附著車輛的大量電子信息，且可嵌入識別車輛內部，讀寫器通過無線電波或信號感應方式發送命令給射頻標簽，射頻標簽相應的做出反饋，二者共同完成數據傳輸工作。射頻識別系統的其他一些部件，例如天線，用來傳遞讀寫器和射頻標簽之間的信號，智能控制設備則需要完成射頻信號的處理和控制等。
3.2 射頻識別系統工作原理
讀寫器周圍分布有一個微波通信區域，當射頻標簽進入到這個工作區域后，安置在路側位置的讀寫器通過天線向外發射特定頻率的電磁波，安裝在識別車輛上的射頻標簽成功接收到微波信號后被激活，由射頻標簽內部系統對接收到的信號進行整合處理后傳回讀寫器，實現車輛身份識別。射頻識別技術系統工作原理如圖1所示。
4 射頻識別技術在電子不停車收費系統中的應用
為適應現代公路交通運輸的發展要求，高速公路應用射頻技術實現了不停車收費，保證了收費口處的無障礙通行，創造了便利的交通環境。當車輛通過收費口時，車道攝像機會對車輛圖像進行采集，車道實時控制子系統會對車輛圖像進行數據化處理，得出車輛實際牌照號，而過往車輛的車型，牌照號，車輛戶主和銀行所用賬號等數據信息可通過射頻技術獲得，對照由兩種渠道獲得的不同信息，若信息統一則允許車輛通行。
5 電子不停車收費系統在我國的應用問題
電子不停車收費系統的出現不僅為高速公路注入了新鮮的血液且提高了人們的出行質量，但電子不停車收費系統在實際運營的時候卻存在著這樣或那樣的問題，輕則損害公眾對電子不停車收費系統的信賴，重則釀成事故，危及人們生命及財產安全。我國在高速公路電子不停車領域方面缺乏統一高效的管理與協調，投入使用收費車站本就不多，卻擁有繁多的投資主體，各自使用技術不一，分散的管理使規?；洜I變得愈加困難。此外，我國規模龐大的高速公路路網導致不停車收費系統技術的應用更加復雜，投資高，建設時間長等等這些問題都成了電子不停車收費系統的推廣所需面臨的。
5.1系統本身技術問題
射頻標簽電量不足或內部電路連接等方面出現問題等都會影響射頻標簽接收微波信號，進而使整個通信過程失敗。
5.2外界因素干擾
收費口處的微波通信區域有時會受到附近其他頻率信號的干擾，當雜散金屬物體反射微波信號時會出現多徑干擾問題，在相鄰車道運行的車輛若頻率相同也會互相干擾，甚至車輛內部的一些無線電設施也會對通信過程造成干擾。
5.3人為因素
發達國家國民整體信用度較高，司機駕駛習慣相對較好，而我國的情況則較為復雜，車輛非法闖關現象屢見不鮮，這與國民對高速公路的認知理念有關，若解決不當則會使問題進一步嚴重化。
6 建議與展望
雖然高速公路電子不停車收費技術在各方面都還有很多不足之處，但任何事物都需要不斷完善，技術層面的核心問題需要領域內人員繼續探索，有關部門應盡快制定相關管理規范，為此，本人提出以下幾點建議：
（1）系統成功運行的前提是各類設施正常工作，所以在硬件設施上我們首先要嚴格按照ETC車道標準建設ETC車道，其次要保證ETC各項設施指標合格，車道建成后，定要依照相關標準試行，確保整個系統協調配合，無故障隱患，且要全面考慮各種可能情況，做好應急措施。
（2）組件維修部門，指定專人負責區域，并對維修人員進行專業知識及實踐操作的培訓，分發維修技術指導手冊，確保在意外情況發生后快速恢復收費站的運行秩序，把各種不良影響降到最低。
（3）面向公眾做好ETC宣傳工作，解除公眾思維限制，確保公眾無障礙享受服務，避免因無知而造成不必要隱患。
智能交通在我國起步較晚，ETC更是處于萌芽階段，未來發展空間還很廣闊，現階段我們既要注重他的發展效率更要兼顧質量，確保ETC全壽命周期成本最低。
7 參考文獻
[1] 韓貴琴. 不停車收費系統的現狀及發展趨勢[J]. 山西科技，2008（9）：33-35
[2] 楊李莎. 高速公路不停車收費系統車道收費的研究與仿真[D]. 長安大學，2007
[3] 李祖君. 聯網收費環境下的不停車收費方案[D]. 華中科技大學，2006
電子電路設計與應用范文3
[關鍵詞]數字電子電路；EDA技術；應用；探究
在微電子技術飛速發展的背景下，數字電子電路的設計的難度也在不斷加大，電子產品翻新的速度也在不斷加快，這給數字電子電路設計帶來了較大的壓力。EDA技術是數字電子電路的設計中較為先進的技術，具有其他技術不具備的優勢，使數字電子電路的設計得到了革命性的發展[1]。EDA技術的優勢在于當程序修改錯誤時，不需要使用額外的硬件電路，且在使用EDA技術進行電子產品設計時能夠使電子產品的成本降低和設計周期縮短。因而，EDA技術在數字電子電路設計中得到了越來越廣泛的運用，也推動了數字電子電路的設計領域的變革，促進電子產品的發展。對此，我們需要EDA技術在數字電子電路的設計中應用有所了解。
1EDA技術概述
EDA（ElectronicDesignAutomation，電子設計自動化）技術是逐漸從計算機輔助測試、計算機輔助制造、計算機輔助設計以及計算機輔助工程中發展而來的[2]。該技術主要是將計算機作為載體，在EDA軟件平臺上，設計者主要采用硬件描述語言VHDL進行設計，進而由計算機自動完成各項工作。EDA技術是一種融合了當前多種新型技術的新技術，它以計算機為載體，將計算機技術、信息技術、電子技術以及智能技術相互融合起來，進而完成電子產品的自動化設計工作，這樣有效促進了電路設計的可操作性以及效率性，不僅保障了電路設計的質量和效率，同時也極大地減輕了設計者的工作強度，同時也降低了電子產品的生產成本。具體來說，EDA技術的特點以及EDA技術設計流程如下。
1.1EDA技術的特點
相比于傳統的CAD（ComputerAidedDesign，計算機輔助設計）技術而言，EDA技術具有顯著的特點。首先一點，EDA技術在硬件電路選擇軟件設計方式方面上，它可以選擇多種設計輸入，如VHDL語言、波形等等，它在完成下載配置前能夠在沒有硬件設備的情況下能夠自行完成。與此同時，它在修改硬件設備也是非常簡單、易于操作，這種修改硬件設備的方式和軟件程序修改方式非常接近，采用軟件測試的方法對其進行測試，這樣就能科學有效地設計特定功能的硬件電路[3]。第二點，EDA技術能夠儀自動化的形式進行產品直面設計。它可以通過HDL語言和電路原理圖等自動化的邏輯編譯的相關程序輸入其中，并生成相應的目標系統。簡單說來，這種技術能夠以計算機為依托，從電路功能模擬、電路性能分析、電路的設計以及優化、電路功能的測試和完善等全部流程都可以以自動化的形式實現。第三點，EDA技術具有較高的集成化特點，并可以自身構成片上系統。EDA技術在數字電子電路設計中是以芯片為載體進行設計的一種設計方式。因而，當前大規模集成線路的不斷發展能夠有效促進繁雜的芯片設計工作的完成，同時也能夠完成專業化的集成電路設計[4]。第四點，EDA技術可以大大提高系統升級的工作效率，它能夠當場進行目標系統的編程，實現有效的系統升級。第五點，EDA技術具有自動化的特點，且進行技術開發的時間并不長，且能夠有效節約設計的費用，避免了資源的浪費，同時EDA技術也具有極大的靈活性和實用性，可操作性較強。
1.2EDA技術設計流程簡介
EDA技術對于數字電子電路設計的意義可以認為是它將推動了數字電子電路設計的一個發展變革，使其進入了一個發展的新時期。傳統的電路設計的模式多是以硬件搭試調試焊接的方式，而E-DA技術以計算機自動化的設計模式對傳統的電路設計模式進行了創新。EDA技術設計流程主要包含8個流程依次為[5]：設計指標設計輸入（將電路系統采用一定的表達式輸入計算機，其中包括圖形輸入以及文本輸入）邏輯編譯（將設計者在EDA中輸入的圖形或文本進行有效的編排轉化）邏輯綜合（將電路中高級的語言轉化為低級的，并與基本結構相應射）器件適配（將由綜合器產生的網表文件配置到指定文件中，使之能夠下載文件）功能仿真（跟進吧算法和仿真庫對涉及進行模擬，以驗證其涉及是否和要求一致）下載編程（將適配后生成的配置文件和下載文件以編程器下載）目標系統。
2可編程邏輯器件
數字邏輯編輯器具有自身的發展歷程，一般可以將其分為分立元件、中小型標準芯片以及可編程邏輯器件等三個階段。對邏輯器分類方面可以將其分為固定邏輯器和可編程邏輯器。其中固定邏輯器的電路是固定的、不可變的，而可編程邏輯器則可以為使用者提供多種邏輯能力，也可以在不同的時間內進行改變，進而完成不同的功能[6]?？删幊踢壿嬈骷╬rogrammablelogicdevice，PLD）產生于通用集成電路，根據使用者對器件編程來確定其邏輯功能?？删幊踢壿嬈骷哂休^高的集成度，一般能夠滿足大多數數字系統設計的需求。在科學技術快速發展的情況下，可編程邏輯器件也隨之不斷發展。當前，可編程邏輯器件已經成為解決邏輯方案的首選，這主要是因為它能夠根據用戶的需求進行相應的產品功能增加以及產品升級，且操作較為簡便，具有低成本、低消耗、多功能、高集成性等優勢。與此同時，當前一些公司也在不斷對其進行研究，不斷完善可編程邏輯器件的功能，并獲得了較為顯著的效果，如Altra公司的FLEX10K的系列產品、Xilinx公司的XC4000的系列產品[7]。
3VHSIC硬件描述語言
VHSIC硬件描述語言（Very-High-SpeedInte-gratedCircuitHardwareDescriptionLanguage，VHDL）是電路設計中使用的一種高級語言，主要在20世紀80年代由美國國防部認定的標準硬件描述語言，之后其他公司紛紛推出了VHSIC硬件描述語言設計環境。對此，我們需要對VHSIC硬件描述語言具有一個較為清晰的了解。數字電子電路設計的第一步就是使用EDA技術以及相應的軟件開發工具進行設計輸入。簡單地說就是簡要描述電路設計、硬件設計以及測試方法。在設計一些規模不大的數字電子電路時，一般硬件描述的方式為原先的時序波在設計一些大規模的數字電子電路時，其描述方式就需要采用具有較強針對性的硬件描述語言。VHSIC硬件描述語言不僅能夠詳細描述硬件電路的功能、定時與信號連接的關系，而且還能采用簡潔的模式準確描述硬件電路中邏輯較為抽象的部分[8]。由于VHSIC硬件描述語言具有詳細準確描述硬件電路功能的特征，因而，VHSIC硬件描述語言成為EDA技術在數字電子電路設計中最為常用的設計輸入方式和描述語言。在數字電子電路設計中，VHSIC硬件描述語言已經成為使用最為廣泛的硬件電路應用描述語言。這主要是因為VHSIC硬件描述語言具有硬件特點的語句，其結構和語法具有高級計算機具有高度相似性。除此之外，VHSIC硬件描述語言在程序結構上也有著十分明顯的優勢，它進行實體設計時能夠將其設為可視部分和不可視部分。從中可以發現，VHSIC硬件描述語言與綜上所述，可以看出VHDL硬件描述語言比傳統的其他硬件描述語言相比，如AHDL、VBLE，具有強大的描述功能，能夠有效規避器件的復雜結構，進而對數字電子電路設計進行有效的描述[9]。具體說來，與其他硬件描述語言相比，VHSIC硬件描述語言的特點主要有以下幾個方面：其一，具有強大的功能以及靈活的設計。這主要是VHSIC硬件描述語言有著功能強大的語言結構，能夠采用簡短的語言進行復雜邏輯的描述；同時，它也具備多層次的設計功能，支持多種設計方法。其二，具有廣泛的支持性，且易于修改。由于VHSIC硬件描述語言已經成為使用最為廣泛應用描述語言，因而具有廣泛的支持性；由于其結構化和易讀化的特征，因而易于修改。其三，系統硬件描述能力強大，VHSIC硬件描述語言可以進行結構描述、寄存器傳輸描述、行為描述，也可以進行三者混合描述。其四，與器件設計相對獨立，在進行VHSIC硬件描述語言可以不用考慮器件設計情況，專心用于VHSIC硬件描述語言設計的優化。其五，移植能力強，能夠共享。VHSIC硬件描述語言設計完成后可以將成果進行分享，避免電路的重復設計。除此之外，VHSIC硬件描述語言還具有其他的特征：其一，VHSIC硬件描述語言屬于設計輸入語言，它能夠通過計算機詳細描述硬件電路的運行狀態，并將其與數字電路的設計系統自動綜合。其二，VHSIC硬件描述語言是常用的測試語言，它能夠以測試基準對數字電子電路進行可以仿真與模擬，進而判斷其功能情況。其三，VHSIC硬件描述語言是標準化語言，它是當前設計語言中使用最為廣泛的語言之一，也是當前電子領域普遍認可的標準化語言。其四，VHSIC硬件描述語言是可讀性語言，它不僅可以被計算機識讀，同時也可以被設計者識讀。其五，VHSIC硬件描述語言一種網表語言，它獨特的語言結構讓其在計算機設計中工作較好，同時它在設計工具間聯系的格式中屬于低級設計工具，即它在門級網表文件形成中具有相互轉化的功能和高度兼容性。
4EDA技術在數字電子電路設計中的應用
我們可以通過設計一個數字鐘電路來展現E-DA技術在數字電子電路設計中的應用，該數字電路鐘能夠顯示秒、分、時。
4.1準備的設備
本次實驗主要是選用FPGA芯片EDA技術實驗工具以及電子計算機。
4.2實驗設計方法
依照EDA技術的設計規范進行分層設計，其內容包括數字鐘；時計數、分計數、秒計數以及譯碼顯示；24進位制計數器、60進位制計數器以及譯碼顯示電路。在VHDL語言描述上，要使用VHDL語言對60進位制計數器、24進位制計數器進行描述編程，并將兩者進位標準進行調整，使其一致。關于譯碼顯示電路的設計。在設計中可以使用動態譯碼掃描處理電路進行處理，這能夠某個時間點點亮單個數字碼而達到6個同時顯示的視覺效果，這樣不僅將電路能耗降到最低，同時也節約了器件資源，并延長了器件的使用壽命[11]。關于頂層設計，在這一設計中需要建立在底層設計模塊的基礎上，通過原理圖方法將兩者進行有機的融合，進而獲得一個完整電路。
4.3編譯下載
電子電路設計與應用范文4
在人類的科學研究中，有不少研究成果得益于大自然的啟發，例如仿生學技術。隨著計算機技術和電子技術的發展，許多的科學研究越來越與生物學緊密相聯。在人工智能方面，已經實現了能用計算機和電子設備模仿人類生物體的看、聽、和思維等能力；另一方面，受進化論的啟發，科學家們提出了基于生物學的電子電路設計技術，將進化理論的方法應用于電子電路的設計中，使得新的電子電路能像生物一樣具有對環境變化的適應、免疫、自我進化及自我復制等特性,用來實現高適應、高可靠的電子系統。這類電子電路常稱為可進化硬件(EHW, Evolvable HardWare)。本文主要介紹可進化硬件EHW的機理及其相關技術并根據這種機理對高可靠性電子電路的設計進行討論。
1 EHW的機理及相關技術
計算機系統所要求解決的問題日趨復雜，與此同時，計算機系統本身的結構也越來越復雜。而復雜性的提高就意味著可靠性的降低，實踐經驗表明，要想使如此復雜的實時系統實現零出錯率幾乎是不可能的，因此人們寄希望于系統的容錯性能：即系統在出現錯誤的情況下的適應能力。對于如何同時實現系統的復雜性和可靠性，大自然給了我們近乎完美的藍本。人體是迄今為止我們所知道的最復雜的生物系統，通過千萬年基因進化，使得人體可以在某些細胞發生病變的情況下，不斷地進行自我診斷，并最終自愈。因此借用這一機理，科學家們研究出可進化硬件（EHW,Evolvable HardWare），理想的可進化硬件不但同樣具有自我診斷能力，能夠通過自我重構消除錯誤，而且可以在設計要求或系統工作環境發生變化的情況下，通過自我重構來使電路適應這種變化而繼續正常工作。嚴格地說，EHW具有兩個方面的目的，一方面是把進化算法應用于電子電路的設計中；另一方面是硬件具有通過動態地、自主地重構自己實現在線適應變化的能力。前者強調的是進化算法在電子設計中可替代傳統基于規范的設計方法；后者強調的是硬件的可適應機理。當然二者的區別也是很模糊的。本文主要討論的是EHW在第一個方面的問題。
對EHW的研究主要采用了進化理論中的進化計算（Evolutionary Computing）算法,特別是遺傳算法（GA）為設計算法，在數字電路中以現場可編程門陣列（FPGA）為媒介，在模擬電路設計中以現場可編程模擬陣列（FPAA）為媒介來進行的。此外還有建立在晶體管級的現場可編程晶體管陣列（FPTA），它為同時設計數字電路和和模擬電路提供了一個可靠的平臺。下面主要介紹一下遺傳算法和現場可編程門陣列的相關知識，并以數字電路為例介紹可進化硬件設計方法。
1．1 遺傳算法
遺傳算法是模擬生物在自然環境中的遺傳和進化過程的一種自適應全局優化算法，它借鑒了物種進化的思想，將欲求解問題編碼，把可行解表示成字符串形式，稱為染色體或個體。先通過初始化隨機產生一群個體，稱為種群，它們都是假設解。然后把這些假設解置于問題的“環境”中，根據適應值或某種競爭機制選擇個體（適應值就是解的滿意程度），使用各種遺傳操作算子（包括選擇，變異，交叉等等）產生下一代（下一代可以完全替代原種群，即非重疊種群；也可以部分替代原種群中一些較差的個體，即重疊種群），如此進化下去，直到滿足期望的終止條件，得到問題的最優解為止。
1．2 現場可編程邏輯陣列(FPGA)
現場可編程邏輯陣列是一種基于查找表(LUT, Lookup Table)結構的可在線編程的邏輯電路。它由存放在片內RAM中的程序來設置其工作狀態，工作時需要對片內的RAM進行編程。當用戶通過原理圖或硬件描述語言（HDL）描述了一個邏輯電路以后， FPGA開發軟件會把設計方案通過編譯形成數據流，并將數據流下載至RAM中。這些RAM中的數據流決定電路的邏輯關系。掉電后，FPGA恢復成白片，內部邏輯關系消失，因此，FPGA能夠反復使用，灌入不同的數據流就會獲得不同的硬件系統，這就是可編程特性。這一特性是實現EHW的重要特性。目前在可進化電子電路的設計中，用得最多得是Xilinx 公司的Virtex系列 FPGA芯片。
2 進化電子電路設計架構
本節以設計高容錯性的數字電路設計為例來闡述EHW的設計架構及主要設計步驟。對于通過進化理論的遺傳算法來產生容錯性，所設計的電路系統可以看作一個具有持續性地、實時地適應變化的硬件系統。對于電子電路來說，所謂的變化的來源很多，如硬件故障導致的錯誤，設計要求和規則的改變，環境的改變（各種干擾的出現）等。
從進化論的角度來看，當這些變化發生時，個體的適應度會作相應的改變。當進化進行時，個體會適應這些變化重新獲得高的適應度。基于進化論的電子電路設計就是利用這種原理,通過對設計結果進行多次地進化來提高其適應變化的能力。
電子電路進化設計架構如圖1所示。圖中給出了電子電路的設計的兩種進化，分別是內部進化和外部進化。其中內部進化是指硬件內部結構的進化，而外部進化是指軟件模擬的電路的進化。這兩種進化是相互獨立的，當然通過外部進化得到的最終設計結果還是要由硬件結構的變化來實際體現。從圖中可以看出，進化過程是一個循環往復的過程，其中是根據進化算法（遺傳算法）的計算結果來進行的。整個進化設計包括以下步驟：
（1）根據設計的目的，產生初步的方案，并把初步方案用一組染色體（一組“0”和“1”表示的數據串）來表示，其中每個個體表示的是設計的一部分。染色體轉化成控制數據流下載到FPGA上，用來定義FPGA的開關狀態，從而確定可重構硬件內部各單元的聯結，形成了初步的硬件系統。用來設計進化硬件的FPGA器件可以接受任意組合的數據流下載，而不會導致器件的損害。
（2）將設計結果與目標要求進行比較，并用某種誤差表示作為描述系統適應度的衡量準則。這需要一定的檢測手段和評估軟件的支持。對不同的個體，根據適應度進行排序，下一代的個體將由最優的個體來產生。
（3）根據適應度再對新的個體組進行統計，并根據統計結果挑選一些個體。一部分被選個體保持原樣，另一部分個體根據遺傳算法進行修改，如進行交叉和變異，而這種交叉和變異的目的是為了產生更具適應性的下一代。把新一代染色體轉化成控制數據流下載到FPGA中對硬件進行進化。
（4）重復上述步驟，產生新的數代個體，直到新的個體表示的設計方案表現出接近要求的適應能力為止。
一般來說通過遺傳算法最后會得到一個或數個設計結果，最后設計方案具有對設計要求和系統工作環境的最佳適應性。這一過程又叫內部進化或硬件進化。
圖中的右邊展示了另一種設計可進化電路的方法，即用模擬軟件來代替可重構器件，染色體每一位確定的是軟件模擬電路的連接方式，而不是可重構器件各單元的連接方式。這一方法叫外部進化或軟件進化。這種方法中進化過程完全模擬進行，只有最后的結果才在器件上實施。
進化電子電路設計中，最關鍵的是遺傳算法的應用。在遺傳算法的應用過程中，變異因子的確定是需要慎重考慮的，它的大小既關系到個體變異的程度，也關系到個體對環境變化做出反應的能力，而這兩個因素相互抵觸。變異因子越大，個體更容易適應環境變化，對系統出現的錯誤做出快速反應，但個體更容易發生突變。而變異因子較小時，系統的反應力變差，但系統一旦獲得高適應度的設計方案時可以保持穩定。
對于可進化數字電路的設計，可以在兩個層面上進行。一個是在基本的“與”、“或”、“非”門的基礎上進行進化設計，一個是在功能塊如觸發器、加法器和多路選擇器的基礎上進行。前一種方法更為靈活，而后一種更適于工業應用。有人提出了一種基于進化細胞機（Cellular Automaton）的神經網絡模塊設計架構。采用這一結構設計時，只需要定義整個模塊的適應度，而對于每一模塊如何實現它復雜的功能可以不予理睬，對于超大規模線路的設計可以采用這一方法來將電路進行整體優化設計。
3 可進化電路設計環境
上面描述的軟硬件進化電子電路設計可在圖2所示的設計系統環境下進行。這一設計系統環境對于測試可重構硬件的構架及展示在FPGA可重構硬件上的進化設計很有用處。該設計系統環境包括遺傳算法軟件包、FPGA開發系統板、數據采集軟硬件、適應度評估軟件、用戶接口程序及電路模擬仿真軟件。
遺傳算法由計算機上運行的一個程序包實現。由它來實現進化計算并產生染色體組。表示硬件描述的染色體通過通信電纜由計算機下載到有FPGA器件的實驗板上。然后通過接口將布線結果傳回計算機。適應度評估建立在儀器數據采集硬件及軟件上，一個接口碼將GA與硬件連接起來，可能的設計方案在此得到評估。同時還有一個圖形用戶接口以便于設計結果的可視化和將問題形式化。通過執行遺傳算法在每一代染色體組都會產生新的染色體群組，并被轉化為數據流傳入實驗板上。至于通過軟件進化的電子電路設計，可采用Spice軟件作為線路模擬仿真軟件，把染色體變成模擬電路并通過仿真軟件來仿真電路的運行情況，通過相應軟件來評估設計結果。
電子電路設計與應用范文5
計算機系統所要求解決的問題日趨復雜，與此同時，計算機系統本身的結構也越來越復雜。而復雜性的提高就意味著可靠性的降低，實踐經驗表明，要想使如此復雜的實時系統實現零出錯率幾乎是不可能的，因此人們寄希望于系統的容錯性能：即系統在出現錯誤的情況下的適應能力。對于如何同時實現系統的復雜性和可靠性，大自然給了我們近乎完美的藍本。人體是迄今為止我們所知道的最復雜的生物系統，通過千萬年基因進化，使得人體可以在某些細胞發生病變的情況下，不斷地進行自我診斷，并最終自愈。因此借用這一機理，科學家們研究出可進化硬件（EHW,EvolvableHardWare），理想的可進化硬件不但同樣具有自我診斷能力，能夠通過自我重構消除錯誤，而且可以在設計要求或系統工作環境發生變化的情況下，通過自我重構來使電路適應這種變化而繼續正常工作。嚴格地說，EHW具有兩個方面的目的，一方面是把進化算法應用于電子電路的設計中；另一方面是硬件具有通過動態地、自主地重構自己實現在線適應變化的能力。前者強調的是進化算法在電子設計中可替代傳統基于規范的設計方法；后者強調的是硬件的可適應機理。當然二者的區別也是很模糊的。本文主要討論的是EHW在第一個方面的問題。
對EHW的研究主要采用了進化理論中的進化計算（EvolutionaryComputing）算法,特別是遺傳算法（GA）為設計算法，在數字電路中以現場可編程門陣列（FPGA）為媒介，在模擬電路設計中以現場可編程模擬陣列（FPAA）為媒介來進行的。此外還有建立在晶體管級的現場可編程晶體管陣列（FPTA），它為同時設計數字電路和和模擬電路提供了一個可靠的平臺。下面主要介紹一下遺傳算法和現場可編程門陣列的相關知識，并以數字電路為例介紹可進化硬件設計方法。
1．1遺傳算法
遺傳算法是模擬生物在自然環境中的遺傳和進化過程的一種自適應全局優化算法，它借鑒了物種進化的思想，將欲求解問題編碼，把可行解表示成字符串形式，稱為染色體或個體。先通過初始化隨機產生一群個體，稱為種群，它們都是假設解。然后把這些假設解置于問題的“環境”中，根據適應值或某種競爭機制選擇個體（適應值就是解的滿意程度），使用各種遺傳操作算子（包括選擇，變異，交叉等等）產生下一代（下一代可以完全替代原種群，即非重疊種群；也可以部分替代原種群中一些較差的個體，即重疊種群），如此進化下去，直到滿足期望的終止條件，得到問題的最優解為止。
1．2現場可編程邏輯陣列(FPGA)
現場可編程邏輯陣列是一種基于查找表(LUT,LookupTable)結構的可在線編程的邏輯電路。它由存放在片內RAM中的程序來設置其工作狀態，工作時需要對片內的RAM進行編程。當用戶通過原理圖或硬件描述語言（HDL）描述了一個邏輯電路以后，FPGA開發軟件會把設計方案通過編譯形成數據流，并將數據流下載至RAM中。這些RAM中的數據流決定電路的邏輯關系。掉電后，FPGA恢復成白片，內部邏輯關系消失，因此，FPGA能夠反復使用，灌入不同的數據流就會獲得不同的硬件系統，這就是可編程特性。這一特性是實現EHW的重要特性。目前在可進化電子電路的設計中，用得最多得是Xilinx公司的Virtex系列FPGA芯片。
2進化電子電路設計架構
本節以設計高容錯性的數字電路設計為例來闡述EHW的設計架構及主要設計步驟。對于通過進化理論的遺傳算法來產生容錯性，所設計的電路系統可以看作一個具有持續性地、實時地適應變化的硬件系統。對于電子電路來說，所謂的變化的來源很多，如硬件故障導致的錯誤，設計要求和規則的改變，環境的改變（各種干擾的出現）等。
從進化論的角度來看，當這些變化發生時，個體的適應度會作相應的改變。當進化進行時，個體會適應這些變化重新獲得高的適應度?；谶M化論的電子電路設計就是利用這種原理,通過對設計結果進行多次地進化來提高其適應變化的能力。
電子電路進化設計架構如圖1所示。圖中給出了電子電路的設計的兩種進化，分別是內部進化和外部進化。其中內部進化是指硬件內部結構的進化，而外部進化是指軟件模擬的電路的進化。這兩種進化是相互獨立的，當然通過外部進化得到的最終設計結果還是要由硬件結構的變化來實際體現。從圖中可以看出，進化過程是一個循環往復的過程，其中是根據進化算法（遺傳算法）的計算結果來進行的。整個進化設計包括以下步驟：
（1）根據設計的目的，產生初步的方案，并把初步方案用一組染色體（一組“0”和“1”表示的數據串）來表示，其中每個個體表示的是設計的一部分。染色體轉化成控制數據流下載到FPGA上，用來定義FPGA的開關狀態，從而確定可重構硬件內部各單元的聯結，形成了初步的硬件系統。用來設計進化硬件的FPGA器件可以接受任意組合的數據流下載，而不會導致器件的損害。
（2）將設計結果與目標要求進行比較，并用某種誤差表示作為描述系統適應度的衡量準則。這需要一定的檢測手段和評估軟件的支持。對不同的個體，根據適應度進行排序，下一代的個體將由最優的個體來產生。
（3）根據適應度再對新的個體組進行統計，并根據統計結果挑選一些個體。一
部分被選個體保持原樣，另一部分個體根據遺傳算法進行修改，如進行交叉和變異，而這種交叉和變異的目的是為了產生更具適應性的下一代。把新一代染色體轉化成控制數據流下載到FPGA中對硬件進行進化。
（4）重復上述步驟，產生新的數代個體，直到新的個體表示的設計方案表現出接近要求的適應能力為止。
一般來說通過遺傳算法最后會得到一個或數個設計結果，最后設計方案具有對設計要求和系統工作環境的最佳適應性。這一過程又叫內部進化或硬件進化。
圖中的右邊展示了另一種設計可進化電路的方法，即用模擬軟件來代替可重構器件，染色體每一位確定的是軟件模擬電路的連接方式，而不是可重構器件各單元的連接方式。這一方法叫外部進化或軟件進化。這種方法中進化過程完全模擬進行，只有最后的結果才在器件上實施。
進化電子電路設計中，最關鍵的是遺傳算法的應用。在遺傳算法的應用過程中，變異因子的確定是需要慎重考慮的，它的大小既關系到個體變異的程度，也關系到個體對環境變化做出反應的能力，而這兩個因素相互抵觸。變異因子越大，個體更容易適應環境變化，對系統出現的錯誤做出快速反應，但個體更容易發生突變。而變異因子較小時，系統的反應力變差，但系統一旦獲得高適應度的設計方案時可以保持穩定。
對于可進化數字電路的設計，可以在兩個層面上進行。一個是在基本的“與”、“或”、“非”門的基礎上進行進化設計，一個是在功能塊如觸發器、加法器和多路選擇器的基礎上進行。前一種方法更為靈活，而后一種更適于工業應用。有人提出了一種基于進化細胞機（CellularAutomaton）的神經網絡模塊設計架構。采用這一結構設計時，只需要定義整個模塊的適應度，而對于每一模塊如何實現它復雜的功能可以不予理睬，對于超大規模線路的設計可以采用這一方法來將電路進行整體優化設計。
3可進化電路設計環境
上面描述的軟硬件進化電子電路設計可在圖2所示的設計系統環境下進行。這一設計系統環境對于測試可重構硬件的構架及展示在FPGA可重構硬件上的進化設計很有用處。該設計系統環境包括遺傳算法軟件包、FPGA開發系統板、數據采集軟硬件、適應度評估軟件、用戶接口程序及電路模擬仿真軟件。
遺傳算法由計算機上運行的一個程序包實現。由它來實現進化計算并產生染色體組。表示硬件描述的染色體通過通信電纜由計算機下載到有FPGA器件的實驗板上。然后通過接口將布線結果傳回計算機。適應度評估建立在儀器數據采集硬件及軟件上，一個接口碼將GA與硬件連接起來，可能的設計方案在此得到評估。同時還有一個圖形用戶接口以便于設計結果的可視化和將問題形式化。通過執行遺傳算法在每一代染色體組都會產生新的染色體群組，并被轉化為數據流傳入實驗板上。至于通過軟件進化的電子電路設計，可采用Spice軟件作為線路模擬仿真軟件，把染色體變成模擬電路并通過仿真軟件來仿真電路的運行情況，通過相應軟件來評估設計結果。
4結論與展望
進化過程廣義上可以看作是一個復雜的動態系統的狀態變化。在這個意義上，可以將“可進化”這一特性運用到無數的人工系統中，只要這些系統的性能會受到環境的影響。不僅是遺傳算法，神經網絡、人工智能工程以及胚胎學都可以應用到可進化系統中。雖然目前設計出的可進化硬件還存在著許多需要解決的問題，如系統的魯棒性等。但在未來的發展中，電子電路可進化的設計方法將不可避免的取代傳統的自頂向下設計方法，系統的復雜性將不再成為系統設計的障礙。另一方面，硬件本身的自我重構能力對于那些在復雜多變的環境，特別是人不能直接參與的環境工作的系統來說將帶來極大的影響。因此可進化硬件的研究將會進一步深入并會得到廣泛的應用而造福人類。
電子電路設計與應用范文6
關鍵詞：數字電子電路；VHDL；EDA技術；可編程芯片
中圖分類號：TN702 文獻標識碼：A 文章編號：1009-2374（2013）19-0051-02
大規模集成電路的出現以及計算機技術的不斷更新換代與廣泛應用，促使數字電子電路的設計已經發展到了一個更新的領域，用以下四方面便足以顯示：（1）硬件電路的設計越來越趨向軟件化；（2）數字電路發展愈加芯片化；（3）電子器件以及與其相關的技術研發越來越多地朝著服務于EDA的方向；（4）電路設計技術的發展趨勢朝著更加規范化、標準化的HDL硬件描述語言及EDA工具的推廣使用上。當今的技術發展趨勢要求從業人員在進行數字電子電路設計過程中，必須具備運用電子計算機以及操作超大規模的可編程邏輯器件的能力。本文通過對以EDA與VHDL為基礎的數字電子電路開發設計過程進行簡要敘述，為該技術的推廣運用，做出必要的文獻研究支撐。
1 EDA技術概述以及其開發設計流程
1.1 EDA技術的基本知識
EDA技術指的是以計算機為工作平臺，將應用信息處理、計算機技術、智能化技術及電子技術進行融合的最新成果，進行電子產品的自動設計。20世紀60年代中葉，隨著技術水平的不斷進步逐漸，該技術結合了CAM、CAT、CAD以及CAE的綜合優勢被逐步發展出來。
與其前身相比，EDA在以下五方面擁有著十分明顯的優勢：（1）EDA技術能夠對目標進行現場編程，并即時地實現在線升級。（2）硬件電路設計過程中采用軟件設計的方式，通過輸入波形、原理圖、編程語言等指令，可以在進行硬件設計、修改、檢測中，不涉及任何硬件工具進行特定作業。（3）產品直面設計自動化。EDA技術能夠自動地根據設計輸入的電路原理圖或者HDL進行邏輯編譯、適配、布局、優化等一系列工序調整并生成符合要求的目標系統。換句話說，就是運用電路功能完成對電子產品的測試、仿真、優化全程操作。（4）EDA技術的經濟實用性更加科學、合理，不僅設計成本保持在較低水平，設計的靈活性也大大提高，同時新技術的開發周期也明顯縮短。（5）集成化程度更加完善。EDA設計方法，還有另外一種稱呼：利用芯片進行設計的方法，在集成芯片日益大規模的發展背景下，利用EDA技術，可以實現在芯片上構建系統的目的。
1.2 EDA技術的開發設計流程
EDA技術在設計方法上，通過對以往的“電路設計硬件搭試調試”模式進行革命化的轉變，代之以計算機自動化完成的模式（如圖1），完成了數字電子電路設計的巨大飛躍。
筆者將EDA技術設計過程中兩個最基本的組成部分設計載體：可編程邏輯器件PLD以及設計輸入：硬件描述語言VHDL進行具體介紹。
2 可編程邏輯器件PLD
可編程邏輯器件（Programmable Logic Device，PLD）是一種電子零件、電子組件，簡而言之也是一種集成電路、芯片。PLD芯片屬于數字型態的電路芯片，而非模擬或混訊（同時具有數字電路與模擬電路）芯片。PLD與一般數字芯片不同的是：PLD內部的數字電路可以在出廠后才規劃決定，有些類型的PLD也允許在規劃決定后再次進行變更、改變，而一般數字芯片在出廠前就已經決定其內部電路，無法在出廠后再次改變。
3 硬件描述語言VHDL
3.1 VHDL的基本知識
VHDL全名Very-High-Speed Integrated Circuit Hardware Description Language，在電子工程領域，已成為事實上的通用硬件描述語言。具有以下特點與優勢：（1）更強大的行為描述能力。有效避免具體的器件結構，為實現超大規模的電子系統設計與描述打下堅實基礎。（2）適用范圍多樣，且易于操作修改。VHDL采用國際通用的編程語言，能夠很好地適用于不同版本的EDA工具，為操作者進行使用和修改提供了極大的便利。（3）設計描述過程獨為一體。編程人員能夠在對設計最終目標以及其他設計領域不甚了解的情況下，完成自身的編程操作工序。（4）使用EDA工具可以十分方便地對VHDL語言進行進一步的優化提升，由于EDA工具對其的可識別性，EDA可以實現對VHDL的設計語言重新進行整合、升級，并用門級網表將其表示出來。
3.2 基于VHDL的設計實例
用一個簡單的狀態機舉例說明
4 結語
通過使用精簡描述語言VHDL進行數字電子電路設計，不僅能夠完成各種邏輯復雜、規模龐大的數據運算，更可以有效地將設計周期大大縮短，提高整個系統的可靠性以及集成度。
參考文獻
[1] 于玲.EDA應用課程教學改革分析[J].遼寧工業大學學報（社會科學版），2012，（1）：136-138.
[2] 王彩鳳，胡波，李衛兵，杜玉杰.EDA技術在數字電子技術實驗中的應用[J].實驗科學與技術，2011，（1）：782-783.
[3] 李曉敏，徐濤.EDA技術在“數字電子技術”課程中的應用[J].中國科技信息，2011，（9）：167-169.
