前言：中文期刊網精心挑選了數字電路的設計范文供你參考和學習，希望我們的參考范文能激發你的文章創作靈感，歡迎閱讀。
數字電路的設計范文1
關鍵詞：Multisim；輔助電路設計；VHDL
在以往進行電路設計時，設計理念往往較為單一，并以從下至上為主體，依托試探等方法設計工作就能順利開展。通常情況下，電路參數需要預先設定，這就需要對以往的電路數據進行分析，而后根據經驗對參數進行確定，在這一階段中的模型建設大多服務于電路特性研究。通過對電路及器件進行簡單模擬，就能為后續電路的連接及標準預估奠定基礎，從而促使其各項指標得到預設狀態。該種設計工作的開展需要大量的資金支持，并且應用能效普遍不高。在信息技術不斷拓展應用的過程中，部分要求較高的電路可以以此應用為前提逐步推進電路設計工作。Multisim作為設計工具，能夠通過計算機對電路進行科學設計，實現其能效作用的最大化發揮[1]。
1標準通用器件的設計方法
Multisim是現階段應用較廣的設計工具，能夠實現對電路的仿真建設及設計，在實際操作階段，Multisim能夠將信息資源進行結構性整合，而后在原理圖能夠高效傳輸的基礎上，應用相關設備就能對數據進行分析，仿真環境中各項數據就能高效滲透及顯示。以模60計數器數字電路為基準，促使其能效作用充分發揮，就需要對中間核定計數進行標準限制，這就需要將其劃分為兩組不同層次。第一級應當服務于個位計數，而再一級則應當以十位為基準進行計數。由于以上兩級所涵蓋的計數范疇并不一致，這就應當對原始數據進行處理，并應用具有清零作用的芯片，確保其應用能效與設計要求相契合。為了對模60計數器的運作流程進行質量控制，提高計數結果的精準度，在Multisim設計平臺上就需要將側重點放在電路結構設計中，促使電路情況能夠全面體現。實際上在Multisim運行階段需要在元器件庫中選取相應規格及標準的顯示器，而后在對方波信號源進行精準掌控后，就需要選擇與實際需求相符合的邏輯分析儀，對其結果進行探究就能科學衡量計數工作的精準度。在實際分析階段，應當嚴格按照相應作用機制對其進行累加計數。當兩級都能夠達到相應值量標準時，計數器將會恢復到最初始狀態。后續循環計數就可以以時間規律為基準，這樣就能促使模60的計數功能充分發揮。
2以VHDL為主體的設計方法
VHDL實際上就是硬件展示語言，其本身具有一定的國際特性，標準界限也相當清晰，相對不斷創新發展的Multisim，在實際運作階段就能以此為語言主體形式逐步推進對電路的設計工作，并且軟件仿真器也具有一定的多樣化特點，實現對不同模型的優化結合。Multisim在實際設計階段，能夠根據要求發揮其編譯功能，這與器件設計可以相互分離，實現對細節的精準把控。CLR在應用框架中占據重要地位，具有人工清零作用，作為端體形式，當其值量為1時，計數器所輸出的數值就會隨之改變，并以零為主體顯示出來，需要注意的是，只有其值量達到1，計數器才能顯示數據，實現輸出能效。當計數器顯示數據為零，計數允許端的數值為1時，可以根據時鐘狀態逐步推進計數工作，確保輸出狀態與實際情況相符合。在最初階段，需要確保時刻的個位及十位都達到清零標準，而后在開始進行計數的流程化項目中，個位數值將會呈現出從0至9的趨勢狀態，而十位的數值變化則與其存在一定差異，從0至5進行變化。當以上兩個部分的數值度到達最頂端狀態時，人工清零能效就會發揮，而后就會重新開始下一輪的計數，因此不難發現，該流程具有限制的循環性特點。在這一階段，當進位輸出端口發生進位變化時，就說明已經完成清零并進入了下一階段的計數[2]。以VHDL為依托進行語言設計，是較為常見的方法，其本身權限范圍可以根據實際情況進行拓展，并實現對不同模值進行計數，相對的計數器功能也能充分發揮，實現這一指標需要對程序進行調整，將目標值劃分為多個部分，而后對其數值進行乘積就能獲取相應需求信息。通過對VHDL語言進行充分利用，就能對電路進行合理設計，不僅如此仿真后的功能也將趨于正常標準，但在進入到最后階段時，其顯示的綜合結果也不一定百分之百的精準。在特殊情況下，對其進行延時處理就能確保顯示結果與實際電路運行狀態更為貼近[3]。
3結束語
綜上所述，Multisim在進行數字電路分析設計階段，其優勢性能較為顯著，它能夠根據實際情況對數字電路的設計環境進行模擬，這不僅能夠將數字電路的設計方向及主體進行全面展示，更能進一步提高電子系統的設計能效，促使系統環境更加安全、穩定，凸顯設計的靈活性及科學性特色優勢。
參考文獻：
[1]周圍,韓建,于波.基于Multisim和Authorware的數字電路仿真實驗平臺設計[J].實驗技術與管理,2015,32(4).
[2]楊慶.基于Multisim的數字電路設計性實驗研究[J].九江學院學報(自然科學版),2010,25(2).
數字電路的設計范文2
關鍵詞：數字電路 汽車尾燈 控制器 設計
中圖分類號:TN79 文獻標識碼：A 文章編號：1007-9416(2012)01-0005-02
1、功能指標
一般汽車尾燈控制電路具有這樣的功能：汽車尾部左右兩側各有3個指示燈，汽車正常運行時，指示燈全滅；左轉彎時，左側3個指示燈按左循環順序點亮；右轉彎時，右側3個指示燈按右循環順序點亮；剎車時；所有指示燈同時點亮。用3個開關控制指示燈的點亮狀態，其中2個是轉向控制開關，1個是模擬腳踏制動(剎車)開關[1]。而本控制電路具有的功能更加完善，與實際汽車尾燈顯示狀態更加接近，具體是：(1)當汽車正常直行時，汽車6個尾燈全滅；(2)當汽車向右拐彎時，汽車右面3個尾燈從左到右順序亮滅；(3)當汽車向左拐彎時，汽車左面3個尾燈從右到左順序亮滅[2]；(4)當汽車夜間直行時，汽車左、右兩面3個尾燈同時由里向外順序亮滅；(5)當汽車雨天、霧天或遇緊急情況直行時，汽車6個尾燈同時亮、滅閃爍；(6)當汽車剎車時，汽車6個尾燈全亮。
2、電路組成和工作原理
本汽車尾燈控制器如圖1所示，它由模式控制電路、振蕩電路、三進制計數器、譯碼器和驅動顯示電路五個部分組成。
2.1 振蕩電路
振蕩電路是由555定時器和外接元件R1、R2、C1、C2構成的多諧振蕩器。輸出脈沖的頻率為：f≈1.43/[(R1+2R2)C1]≈1Hz，即1秒[3]。輸出的脈沖一路驅動觸發器U2B、U2A進行循環計數；另一路送到模式控制電路，使汽車在雨天、霧天或遇緊急情況直行時，汽車6個尾燈同時亮、滅閃爍。
2.2 三進制計數器
選用雙JK邊沿觸發器74LS112構成三進制同步加法計數器。當CP接555定時器的輸出脈沖時，觸發器U2B、U2A的輸出端按00011000…循環輸出脈沖，驅動譯碼器U3B、U3A進行譯碼，按模式要求驅動汽車尾燈工作。
2.3 譯碼器
選用雙二線-四線譯碼器74LS139進行譯碼，其功能是當=1時，Y0Y1Y2Y3=1111；當=0，同時BA=00011000…時，輸出端Y0Y1Y2Y3=0111101111010111…，該輸出信號輸送給驅動顯示電路，使汽車尾燈按模式要求顯示。
2.4 驅動顯示電路
汽車尾燈用發光二極管模擬，尾燈顯示驅動電路的任務是在控制信號作用下驅動發光二極管的亮和滅。6只發光二極管分為左右兩組，分別經過200Ω的限流電阻后接地，它們與6個四輸入與非門（3塊74LS20）一起構成驅動顯示電路。
2.5 模式控制電路
模式控制電路主要由四個開關K1、K2、K3、K4和與非門U7A、U7B組成。
(1)當汽車正常直行時，開關K1、K2、K3接高電平，K4接低電平，K1、K2的高電平使譯碼器U3A、U3B的所有輸出端為高電平；K4的低電平使與非門U7A、U7B輸出高電平，這樣6個四輸入與非門的所有輸入端全部為高電平，輸出端全部為低電平，則汽車6個尾燈全滅。
(2)當汽車直行向右拐彎時，K2、K4接低電平，K1、K3接高電平，譯碼器U3B正常譯碼，在U2B、U2A輸出00011000…循環脈沖驅動下，輸出端Y0、Y1、Y2依次循環輸出低電平，通過與非門U5B、U6A、U6B依次循環輸出高電平驅動L4、L5、L6依次循環點亮，即汽車右面3個尾燈從左到右循環順序亮滅；而左面3個尾燈與直行狀態一樣處于滅狀態。
(3)當汽車直行向左拐彎時，K1、K4接低電平，K2、K3接高電平，譯碼器U3A正常譯碼，在U2B、U2A輸出00011000…循環脈沖驅動下，輸出端Y0、Y1、Y2依次循環輸出低電平，通過與非門U5A、U4A、U4B依次循環輸出高電平驅動L1、L2、L3依次循環點亮，即汽車左面3個尾燈從右到左循環順序亮滅；而右面3個尾燈與直行狀態一樣處于滅狀態。
(4)當汽車夜間直行時，K1、K2、K4接低電平，K3接高電平，汽車左面3個尾燈與汽車左拐彎時狀態一樣從右到左循環順序亮滅；汽車右面3個尾燈與汽車右拐彎時狀態一樣從左到右循環順序亮滅，即汽車左、右兩面3個尾燈同時由里向外循環順序亮滅。如果這時左拐彎，則把K2接高電平；如果右拐彎，則把K1接高電平即可。
(5)當汽車雨天、霧天或遇緊急情況直行時，K1、K2、K3接高電平，K4接振蕩電路的輸出脈沖，這時譯碼器U3A、U3B不譯碼，輸出全為高電平，而秒脈沖經與非門U7A、U7B倒相后再經6個四輸入與非門倒相，分別驅動汽車6個尾燈同時亮、滅閃爍。這時如果汽車左拐彎，即把K1接低電平，其它開關狀態不變，這時與非門U7B輸出為高電平，鎖住了秒脈沖，致使汽車右面3個尾燈L4、L5、L6全滅，汽車左面3個尾燈是同時亮、滅閃爍和左拐彎時從右到左循環順序亮滅的疊加；如果汽車右拐彎，則把K2接低電平，其它開關狀態不變，這時與非門U7A輸出為高電平，鎖住了秒脈沖，致使汽車左面3個尾燈L1、L2、L3全滅，汽車右面3個尾燈是同時亮、滅閃爍和右拐彎時從左到右循環順序亮滅的疊加。這樣盡管在緊急狀態行駛時，也能及時告訴后車司機知道前車的轉彎狀態。
(6)當汽車剎車時，K3接低電平，則6個四輸入與非門輸出全為高電平，分別驅動汽車6個尾燈全亮。
3、結語
隨著人們生活水平的不斷提高，越來越多的家庭擁有了汽車，這給人們的出行帶來了方便。汽車尾燈的主要作用是顯示汽車的運行狀態，汽車尾燈控制器的好壞將直接影響汽車尾燈功能的發揮，因而倍受人們的關注，而本汽車尾燈控制器電路結構簡單，控制原理清晰，功能比較完善，容易制作，希望能得到汽車行業的關注。
參考文獻
[1]趙家松,嚴偉榆,張海濤.基于Multisim 10的汽車尾燈控制電路設計與仿真[J].蘇州大學學報(工科版),2011,31(2):30-34.
[2]劉雅琨,冷劉偉.汽車尾燈智能控制電路設計[J].科技經濟市場,2011,(5):9-10.
[3]趙應澤,龍江.籃球比賽24秒倒計時電路的設計與制作[J].電子制作,2007:42-43.
作者簡介
張大平（1965-），男，副教授，研究方向：電子技術、自動控制。
基金項目
數字電路的設計范文3
關鍵詞：課程設計；實驗教學；工程應用能力
作者簡介：莫琳（1969-），女，廣西玉林人，廣西大學計算機與電子信息學院，實驗師。
基金項目：本文系廣西大學實驗室建設與實驗教學改革項目（項目編號：2100702）的研究成果。
中圖分類號：G642 文獻標識碼：A 文章編號：1007-0079（2013）14-0122-02
EDA（Electronic Design Automation，簡稱“EDA”）是電子設計的主潮流和方向，它的發展推動了電子行業電子技術的快速發展，也促使了高校電子技術課程必須進行相關教改。EDA的引入對數字電路課程設計的教學改革、系統設計、技術應用、方法、思路具有重要意義；把理論綜合地運用到一些實際的較復雜的電子電路系統工程中去，鍛煉了學生的實踐基本技能，培養了學生的工程應用能力及創新能力。本文結合廣西大學數字電路課程設計實驗教學的現狀、存在的問題，重新研制了實驗教學平臺，探討了數字電路課程設計教學改革的措施及取得的成效。
一、數字電子技術實驗室現狀及存在的問題
目前，數字電子技術實驗所使用的設備主要是以裝有74系列芯片為主的實驗設備，[1]其實驗結果顯示于實驗箱上的發光二級管及數碼管，主要能滿足單純的驗證性實驗，但也存在實驗內容受限、擴展性不足等諸多問題。
在教學過程中，首先向學生布置題目，學生對題目進行系統設計，然后使用Multisim進行仿真測試，最后用硬件實現電路。[2]通過仿真檢測學生的設計方案是否可行，只是模擬實現，沒有真正實現設計結果，要看到結果只有通過實驗箱連線，用萬能板搭建，或用PCB制板等方式。這些方法存在著諸多弊端：對于學生設計出來的復雜的電路，需要多塊芯片、多條導線才能接出；電路接好后容易出現接錯線、電路接觸不良、損壞芯片、排查電路困難，以及PCB制板過程繁瑣等問題，這些問題花費了學生大量的時間和精力。
二、實驗平臺的設計與功能特點
隨著數字電子技術的發展，現場可編程器件（FPGA）的出現，給數字電路的設計帶來了很大的便利，設計更為靈活?？紤]到數字技術的發展、實驗教學的需求和任務，決定采用以FPGA芯片為核心的實驗平臺，這樣不僅能夠滿足現今的教學需求，同時能夠向學生展示最新技術的發展，激發學生學習數字技術的興趣。[3，4]
實驗平臺采用核心板+功能擴展板的方式，系統方框圖見圖1。
1.主要功能
（1）輸入模塊。輸入模塊包括USB供電模塊、下載模塊、獨立按鍵和八位矩陣按鍵。其中供電模塊采用常見的Mini USB接口，可從電腦或者USB充電設備中獲得+5V的電源。下載模塊提供JTAG和AS兩種下載模式，JTAG模式通常用于程序代碼的測試和驗證部分，AS模式則適用于程序代碼的應用環節。輸入按鍵是控制設備必不可少的部分，在核心板上提供了四位獨立按鍵，在功能擴展板上提供了八位矩陣按鍵，為滿足教學和創新實踐應用提供了有力保證。
（2）輸出模塊。輸出模塊主要集中在功能擴展板上，集合目前教學任務的該功能擴展板包含了七段數碼管、路口紅綠燈模塊、蜂鳴器和LED指示燈等。根據不同的教學任務將原理圖或代碼和實驗平臺相結合，系統就可以根據不同的實驗操作指令向相應設備傳送信號，并顯示不同的實驗結果。同時可以根據不同要求更換和升級功能擴展板，達到充分利用資源的效果。
（3）核心模塊FPGA芯片。選用Altera EP1C6T144C8作為核心單元，實驗平臺的集成開發環境為QuartusⅡ，其中設計輸入主要有原理圖輸入和HDL輸入兩種方式。學生已經學習了數字電子技術的相關課程，對各種基本的數字電路單元有了比較深入的了解和認識，在進行實驗的過程中主要是通過原理圖輸入，經過仿真和綜合后配置到FPGA芯片中，然后在實驗平臺上直接觀察實驗結果。教學流程如圖2所示。
使用原理圖輸入的方式適合剛學完數字電子技術的學生，該方式非常直觀、形象。同時鼓勵學生學習Verilog HDL或VHDL，基于可移植性和規范化方面的考慮，絕大部分FPGA設計和ASIC設計最終都將統一到HDL（硬件描述語言）平臺上，為以后進入FPGA的開發領域打好基礎。
2.實驗平臺的特點
設計開發板體積小，便于攜帶。學生可借出在宿舍或在開放實驗室完成設計，設計靈活方便，學生可隨意安排自己的時間。QuartusⅡ軟件中，提供的元件基本滿足設計的需求，減少了購買元件的成本。真實性強，學生在仿真設計過程中，可直接看到設計與實際是否相符，對出現的錯誤可隨時修改。將設計—仿真—實現連成一體，提高了學生的學習熱情。
三、數字電路課程設計實驗平臺在課程設計中的實施
1.優化設計內容
新的數字電路課程設計實驗平臺設計好后，對課程設計的實驗內容做了調整。
首先在選題時擴大了范圍，其次適當增加了難度。對于較復雜的設計電路，都可通過軟硬件結合的實驗平臺實現。允許兩人一組，鼓勵一人一組。讓學生在做課題時重在設計。學生根據自己的知識水平采取不同的設計方法實現，選出最佳方案。把設計好的電路下載到試驗平臺上就可直接看出設計成功與否。
2.注重實驗過程
（1）理論指導，布置設計。在理論教學階段，讓學生掌握數字電路系統的一般設計方法。對于復雜的數字電路系統，由整體到局部進行組合，再由局部到整體進行設計，要求學生學會模塊化的設計方法；然后布置設計任務及題目要實現的具體功能。
（2）學生查閱資料。學生根據題目要求，到圖書管、網絡、資料室了解相關技術應用，參考相關方案，根據自己的能力選定題目、制定設計方案。在這個階段，教師只是起引導作用，要求學生對設計的課題要充分理解并掌握其原理，這樣才能為后續的仿真設計、電路板調試打下良好的理論基礎。
（3）系統仿真設計及軟硬件系統調試。在數字電路課程設計中引入EDA仿真軟件教學，把EDA技術應用于數字電路課程設計，讓多數學生能在短時間內掌握其使用方法，并運用自如。
學生們在校期間如能熟練掌握EDA技術，對提高自己的工程應用能力，適應社會需求，找到合適自己發展的工作非常有利。
（4）撰寫實驗報告。撰寫課程設計報告。課程設計報告是一份嚴謹的科研報告，要求學生提交設計方案、設計過程、元器件的選擇、邏輯算法、調試方案、調試中處理問題與解決問題的方式，以及實驗結果、數據分析、報告總結等。[5]嚴格的要求對培養學生實事求是的工作作風有積極的促進作用，為今后撰寫畢業設計打下了堅實的基礎。
3.完善的考核制度
合理給出成績是培養學生工程應用能力的動力。[6]它不僅反映了學生的真實水平，還能激發學生的學習熱情和創造欲望。
考核方式采用小組答辯的形式，同樣題型的學生組成同一小組，在小組會上學生介紹自己的設計方案、實現方式，并當場演示實驗結果。教師和其他學生對其設計進行提問和討論，并在同一題型中選出最佳方案，每組最佳方案在全班總結會上展示，讓學生了解自己的不足，取長補短。
實踐教學表明，學生們通過數字電路課程設計這門和實踐緊密聯系的課程的訓練，工程應用能力得到了大大提高。
四、結束語
目前電子行業人才競爭激烈，不但要求學生理論基礎扎實，而且要有較強的自學能力及實踐動手能力。通過使用新的實驗平臺，學生們了解、接觸了電子行業最新的技術方法及制作過程，開闊了設計思路，擴展了學生實驗設計的范圍。數字電路課程設計的訓練為后續課程中更為復雜的電路設計、電子制作打下了良好基礎，每年都有不少大三、大四的學生，在全國、全區的大學生電子設計競賽中獲獎，這些成就都得益于數字電路課程設計的訓練。
參考文獻：
[1]周建國，王小蘭.虛擬實驗系統在“數字邏輯”實驗教學中的應用[J].實驗室研究與探索，2011，（10）：78-80.
[2]高輝.多功能綜合性實驗方法研究[J].計算機教育，2010，（2）：154-140.
[3]劉英，李佳，徐兆君，等.工程素質與創新精神的培養與實踐[J].化工高等教育，2011，（2）：25-27.
[4]溫顯斌，王法玉.構筑實踐教學體系，強化應用能力培養[J].計算機教育，2010，（10）：126-128.
數字電路的設計范文4
[關鍵詞]數字電子電路；EDA技術；應用；探究
在微電子技術飛速發展的背景下，數字電子電路的設計的難度也在不斷加大，電子產品翻新的速度也在不斷加快，這給數字電子電路設計帶來了較大的壓力。EDA技術是數字電子電路的設計中較為先進的技術，具有其他技術不具備的優勢，使數字電子電路的設計得到了革命性的發展[1]。EDA技術的優勢在于當程序修改錯誤時，不需要使用額外的硬件電路，且在使用EDA技術進行電子產品設計時能夠使電子產品的成本降低和設計周期縮短。因而，EDA技術在數字電子電路設計中得到了越來越廣泛的運用，也推動了數字電子電路的設計領域的變革，促進電子產品的發展。對此，我們需要EDA技術在數字電子電路的設計中應用有所了解。
1EDA技術概述
EDA（ElectronicDesignAutomation，電子設計自動化）技術是逐漸從計算機輔助測試、計算機輔助制造、計算機輔助設計以及計算機輔助工程中發展而來的[2]。該技術主要是將計算機作為載體，在EDA軟件平臺上，設計者主要采用硬件描述語言VHDL進行設計，進而由計算機自動完成各項工作。EDA技術是一種融合了當前多種新型技術的新技術，它以計算機為載體，將計算機技術、信息技術、電子技術以及智能技術相互融合起來，進而完成電子產品的自動化設計工作，這樣有效促進了電路設計的可操作性以及效率性，不僅保障了電路設計的質量和效率，同時也極大地減輕了設計者的工作強度，同時也降低了電子產品的生產成本。具體來說，EDA技術的特點以及EDA技術設計流程如下。
1.1EDA技術的特點
相比于傳統的CAD（ComputerAidedDesign，計算機輔助設計）技術而言，EDA技術具有顯著的特點。首先一點，EDA技術在硬件電路選擇軟件設計方式方面上，它可以選擇多種設計輸入，如VHDL語言、波形等等，它在完成下載配置前能夠在沒有硬件設備的情況下能夠自行完成。與此同時，它在修改硬件設備也是非常簡單、易于操作，這種修改硬件設備的方式和軟件程序修改方式非常接近，采用軟件測試的方法對其進行測試，這樣就能科學有效地設計特定功能的硬件電路[3]。第二點，EDA技術能夠儀自動化的形式進行產品直面設計。它可以通過HDL語言和電路原理圖等自動化的邏輯編譯的相關程序輸入其中，并生成相應的目標系統。簡單說來，這種技術能夠以計算機為依托，從電路功能模擬、電路性能分析、電路的設計以及優化、電路功能的測試和完善等全部流程都可以以自動化的形式實現。第三點，EDA技術具有較高的集成化特點，并可以自身構成片上系統。EDA技術在數字電子電路設計中是以芯片為載體進行設計的一種設計方式。因而，當前大規模集成線路的不斷發展能夠有效促進繁雜的芯片設計工作的完成，同時也能夠完成專業化的集成電路設計[4]。第四點，EDA技術可以大大提高系統升級的工作效率，它能夠當場進行目標系統的編程，實現有效的系統升級。第五點，EDA技術具有自動化的特點，且進行技術開發的時間并不長，且能夠有效節約設計的費用，避免了資源的浪費，同時EDA技術也具有極大的靈活性和實用性，可操作性較強。
1.2EDA技術設計流程簡介
EDA技術對于數字電子電路設計的意義可以認為是它將推動了數字電子電路設計的一個發展變革，使其進入了一個發展的新時期。傳統的電路設計的模式多是以硬件搭試調試焊接的方式，而E-DA技術以計算機自動化的設計模式對傳統的電路設計模式進行了創新。EDA技術設計流程主要包含8個流程依次為[5]：設計指標設計輸入（將電路系統采用一定的表達式輸入計算機，其中包括圖形輸入以及文本輸入）邏輯編譯（將設計者在EDA中輸入的圖形或文本進行有效的編排轉化）邏輯綜合（將電路中高級的語言轉化為低級的，并與基本結構相應射）器件適配（將由綜合器產生的網表文件配置到指定文件中，使之能夠下載文件）功能仿真（跟進吧算法和仿真庫對涉及進行模擬，以驗證其涉及是否和要求一致）下載編程（將適配后生成的配置文件和下載文件以編程器下載）目標系統。
2可編程邏輯器件
數字邏輯編輯器具有自身的發展歷程，一般可以將其分為分立元件、中小型標準芯片以及可編程邏輯器件等三個階段。對邏輯器分類方面可以將其分為固定邏輯器和可編程邏輯器。其中固定邏輯器的電路是固定的、不可變的，而可編程邏輯器則可以為使用者提供多種邏輯能力，也可以在不同的時間內進行改變，進而完成不同的功能[6]?？删幊踢壿嬈骷╬rogrammablelogicdevice，PLD）產生于通用集成電路，根據使用者對器件編程來確定其邏輯功能?？删幊踢壿嬈骷哂休^高的集成度，一般能夠滿足大多數數字系統設計的需求。在科學技術快速發展的情況下，可編程邏輯器件也隨之不斷發展。當前，可編程邏輯器件已經成為解決邏輯方案的首選，這主要是因為它能夠根據用戶的需求進行相應的產品功能增加以及產品升級，且操作較為簡便，具有低成本、低消耗、多功能、高集成性等優勢。與此同時，當前一些公司也在不斷對其進行研究，不斷完善可編程邏輯器件的功能，并獲得了較為顯著的效果，如Altra公司的FLEX10K的系列產品、Xilinx公司的XC4000的系列產品[7]。
3VHSIC硬件描述語言
VHSIC硬件描述語言（Very-High-SpeedInte-gratedCircuitHardwareDescriptionLanguage，VHDL）是電路設計中使用的一種高級語言，主要在20世紀80年代由美國國防部認定的標準硬件描述語言，之后其他公司紛紛推出了VHSIC硬件描述語言設計環境。對此，我們需要對VHSIC硬件描述語言具有一個較為清晰的了解。數字電子電路設計的第一步就是使用EDA技術以及相應的軟件開發工具進行設計輸入。簡單地說就是簡要描述電路設計、硬件設計以及測試方法。在設計一些規模不大的數字電子電路時，一般硬件描述的方式為原先的時序波在設計一些大規模的數字電子電路時，其描述方式就需要采用具有較強針對性的硬件描述語言。VHSIC硬件描述語言不僅能夠詳細描述硬件電路的功能、定時與信號連接的關系，而且還能采用簡潔的模式準確描述硬件電路中邏輯較為抽象的部分[8]。由于VHSIC硬件描述語言具有詳細準確描述硬件電路功能的特征，因而，VHSIC硬件描述語言成為EDA技術在數字電子電路設計中最為常用的設計輸入方式和描述語言。在數字電子電路設計中，VHSIC硬件描述語言已經成為使用最為廣泛的硬件電路應用描述語言。這主要是因為VHSIC硬件描述語言具有硬件特點的語句，其結構和語法具有高級計算機具有高度相似性。除此之外，VHSIC硬件描述語言在程序結構上也有著十分明顯的優勢，它進行實體設計時能夠將其設為可視部分和不可視部分。從中可以發現，VHSIC硬件描述語言與綜上所述，可以看出VHDL硬件描述語言比傳統的其他硬件描述語言相比，如AHDL、VBLE，具有強大的描述功能，能夠有效規避器件的復雜結構，進而對數字電子電路設計進行有效的描述[9]。具體說來，與其他硬件描述語言相比，VHSIC硬件描述語言的特點主要有以下幾個方面：其一，具有強大的功能以及靈活的設計。這主要是VHSIC硬件描述語言有著功能強大的語言結構，能夠采用簡短的語言進行復雜邏輯的描述；同時，它也具備多層次的設計功能，支持多種設計方法。其二，具有廣泛的支持性，且易于修改。由于VHSIC硬件描述語言已經成為使用最為廣泛應用描述語言，因而具有廣泛的支持性；由于其結構化和易讀化的特征，因而易于修改。其三，系統硬件描述能力強大，VHSIC硬件描述語言可以進行結構描述、寄存器傳輸描述、行為描述，也可以進行三者混合描述。其四，與器件設計相對獨立，在進行VHSIC硬件描述語言可以不用考慮器件設計情況，專心用于VHSIC硬件描述語言設計的優化。其五，移植能力強，能夠共享。VHSIC硬件描述語言設計完成后可以將成果進行分享，避免電路的重復設計。除此之外，VHSIC硬件描述語言還具有其他的特征：其一，VHSIC硬件描述語言屬于設計輸入語言，它能夠通過計算機詳細描述硬件電路的運行狀態，并將其與數字電路的設計系統自動綜合。其二，VHSIC硬件描述語言是常用的測試語言，它能夠以測試基準對數字電子電路進行可以仿真與模擬，進而判斷其功能情況。其三，VHSIC硬件描述語言是標準化語言，它是當前設計語言中使用最為廣泛的語言之一，也是當前電子領域普遍認可的標準化語言。其四，VHSIC硬件描述語言是可讀性語言，它不僅可以被計算機識讀，同時也可以被設計者識讀。其五，VHSIC硬件描述語言一種網表語言，它獨特的語言結構讓其在計算機設計中工作較好，同時它在設計工具間聯系的格式中屬于低級設計工具，即它在門級網表文件形成中具有相互轉化的功能和高度兼容性。
4EDA技術在數字電子電路設計中的應用
我們可以通過設計一個數字鐘電路來展現E-DA技術在數字電子電路設計中的應用，該數字電路鐘能夠顯示秒、分、時。
4.1準備的設備
本次實驗主要是選用FPGA芯片EDA技術實驗工具以及電子計算機。
4.2實驗設計方法
依照EDA技術的設計規范進行分層設計，其內容包括數字鐘；時計數、分計數、秒計數以及譯碼顯示；24進位制計數器、60進位制計數器以及譯碼顯示電路。在VHDL語言描述上，要使用VHDL語言對60進位制計數器、24進位制計數器進行描述編程，并將兩者進位標準進行調整，使其一致。關于譯碼顯示電路的設計。在設計中可以使用動態譯碼掃描處理電路進行處理，這能夠某個時間點點亮單個數字碼而達到6個同時顯示的視覺效果，這樣不僅將電路能耗降到最低，同時也節約了器件資源，并延長了器件的使用壽命[11]。關于頂層設計，在這一設計中需要建立在底層設計模塊的基礎上，通過原理圖方法將兩者進行有機的融合，進而獲得一個完整電路。
4.3編譯下載
數字電路的設計范文5
【關鍵詞】數字式；模擬開關；分壓網絡；自動控制
0.概述
在音響設備中，通常采用電位器來進行音量調節。但經常進行音量調節的時候，又容易使電位器磨損而出現故障。但是，采用數字式音量調節就可以避免模擬調節易受干擾的缺點，而且操作控制更加簡單方便。在科技高速發展的今天，人們對科技產品的要求越來高，對新產品的性能，外形，使用簡便等很多方面都有著較高的要求，所以數字化將成為未來發展的主流。目前數字化新產品層出不窮，但有很多地方還是空白的，也就是說數字化還有很大的發展空間。
本文將結合當今數字化發展的形勢，根據當今消費群體對產品的要求，以及生產成本各方面考慮，而設計出的用幾個集成電路來實現能兩個按鍵來控制音量調節，并能使其通電時自動處于適中音量的數字式音量自動調節電路。這個設計廣泛運用于電子產品中，使音頻科技產品使用起來更加簡便，同時也提高了電子產品的質量。
1.數字電路系統設計方法
數字電路系統的組成與類別
數字電路系統的組成。
數字電路系統：子技術領域里，用來對數字信號進行采集、加工、傳送、運算和處理的裝置。通常數字電路往往由輸入電路、輸出電路、控制單元電路、時鐘控制電路和其他子系統等五個部分構成。每部分具有一定的獨立性，在控制單元電路的協調下實現各自的功能，其中控制單元電路是整個系統的關鍵。
（1）輸入電路。
輸入電路的任務是將外部待測信號轉換成數字電路能夠接受和處理的數字信號。外部待測信號通?？煞殖赡M信號和離散信號兩大類，如濕度、溫度、壓力、聲、電、光及位移等物理量屬于模擬量，而開關的通與斷、繼電器的得電與失電、管子的導通與截止等屬于離散量。這些信號都必須通過A/D電路變換成數字電路能夠接受的數字信號，也就是二進制邏輯電平。
（2）輸出電路。
輸出電路將經過數字電路運算和處理之后的數字信號通過D/A電路變換成模擬信號或開關信號去推動外部執行機構，如揚聲器。在實際電路中輸出電路和執行機構之間往往還需要功率放大電路，以提供負載所要求的電壓和電流值。
（3）控制電路。
控制電路將外部輸入信號以及各子系統送來的信號進行分析，然后發出指令去管理電路各個部分，使整個系統同步、有條不紊地工作。
（4）時鐘控制電路。
提供整個系統工作的同步時鐘信號，使整個系統在時鐘信號的作用下按一定順序完成操作。
（5）子系統。
子系統，又稱為單元電路，是對數字信號進行各種運算以及信號處理傳輸等功能的電路。
2.數字式音量自動調節電路
2.1電路系統的類型
（1）在數字電路系統中，有的全是由硬件電路來完成全部任務，有的除硬件電路外，還需要加上軟件，即使用可編程器件，采用軟硬結合的方法完成電路功能。后者的功能要比前者強得多，而且能使硬件投資減少，使用靈活方便。
（2）由于微處理器在可編程器件中具有一定的特殊性，所以，根據系統中是否使用微處理器，又可將數字電路系統分成微處理器控制和無微處理器控制兩大類。
（3）根據數字電路系統所完成的任務性質則可將其分成數字測量系統、數字通信系統和數字控制系統三大類。
2.2音量調節控制電路圖
圖 1 音量控制調節電路
2.3電路的安裝
按照附錄中的總電路圖仔細進行接線安裝，把所有需要接地的引線接在一起，電源選取正五伏，特殊引角CC4051的VEE接負五伏。最后使用信號發生器提供信號源，并將輸出信號接至示波器，通過觀察進行調試。以驗證設計是否能達到要求。
數字電路的設計范文6
【關鍵詞】高速數字；噪聲；電路設計；電子；研究
電子技術的快速發展，高速數字電路設計在電子設計領域中所占的比例逐漸增大，但隨之而來的是其電磁兼容、噪聲干擾問題也越來越突出。在高速系統中，高頻信號很容易由于輻射而產生干擾，高速變化的數字信號會產生反射、地彈、串擾、電磁干擾等問題，從而嚴重降低系統的性能，因此必須通過電路設計來加以解決。
一、高速數字電路的概念
高速數字電路主要是指由于信號的高速變化而使電路中的模擬特性，如電容、導線的電容、電感等發生作用的電路，通常認為，工作頻率超過50MHz的電路被稱為高速電路。但實際我們對高速電路的界定不是單就頻率高低而言，而是由信號的邊沿速度決定的，一般認為上升時間小于4倍信號傳輸延遲時可視為高速信號。
二、高速數字電路的噪聲干擾及控制
1.信號反射
高速電路中，由源端與負載端阻抗不匹配，會引起信號線上的反射，負載將一部分電壓反射回源端，造成干擾。同時，由于任何傳輸線上存在固有的電感和電容，信號在傳輸線上來回反射，會產生振鈴和環繞振蕩現象，導致信號電平的誤判斷，甚至對器件造成損壞。圖一所示為理想傳輸線模型，理想傳輸線L被內阻為R0的數字信號驅動源VS驅動，傳輸線的特性阻抗為Z0，負載阻抗為RL。負載端阻抗與傳輸線阻抗不匹配會在負載端(B點)反射一部分信號回源端(A點)，反射電壓信號的幅值由負載反射系數ρL決定：ρL=RL-Z0/RL+Z0；當從負載端反射回的電壓到達源端時，又將再次反射回負載端，形成二次反射波，此時反射電壓的幅值由源反射系數ρS決定：ρS=R0-Z0/R0+Z0。當負載端采用源端或終端的端接匹配，即當RL=Z0或R0=Z0時，ρL、ρS為0，可有效消除反射。
根據以上原理，傳輸線的端接通常采用兩種策略：源端串行端接匹配（見圖二）、負載端并行端接匹配（見圖三）。兩種端接策略各有其優缺點，不過由于串行端接只需要在信號源端串入一個電阻，消耗功率小而且易于實現，所以被廣泛采用。串行端接時，串聯終端匹配電阻值與驅動器的輸出阻抗之和，應與傳輸線的特征阻抗相等。實際的驅動器在信號的電平發生變化時，輸出阻抗可能不同。比如電源電壓為＋4.5V的CMOS驅動器，在低電平時典型的輸出阻抗為37Ω，在高電平時典型的輸出阻抗為45Ω。TTL驅動器和CMOS驅動一樣，其輸出阻抗會隨信號的電平大小變化而變化，因此不能十分精確匹配電阻，只能近似匹配。
另外，信號傳輸線布線時，為保證信號的連續性，減少信號反射，最好采用全直線布線，如必須彎折則應避免直角走線，轉彎處應設計成45度角或圓弧形。如圖四a最容易出現信號不連續的問題。圖b、c所示的方式，可以保證信號的連續性。
2.同步切換噪聲和地彈噪聲
由于器件內部的接地引腳與地平面之間存在引線電感(寄生電感)，所以理論上當每個信號翻轉時所帶來的電流的變化都會通過器件的寄生電感影響到地線。如多個集成電路內部驅動器同時轉換時就會在地線中產生較大的噪聲，即同步切換噪聲（SSN）。輸出驅動電流越大，噪聲的幅度也越大，如圖五所示。
同時由于芯片封裝電感的存在，導致同步切換過程中形成大電流涌動，引起地平面的反彈噪聲，簡稱地彈。
為在高速PCB電路設計中減小SSN和地彈的影響，可采取一些基本措施，如降低輸出翻轉速度；采用分離的專門參考地；降低系統供給電源的電感，使用單獨的電源層，并讓電源層和地平面盡量接近；降低芯片封裝中電源和地引腳的電感，比如增加電源和地的引腳數目，減短引線長度，盡可能采用大面積鋪銅；讓電源和地的引腳成對分布并盡量靠近，以增加電源和地的互感；給電源增加退耦電容，并盡量靠近元件的地引腳，給高頻的瞬變交流信號提供低電感的旁路等。
3.串擾
串擾是指當信號在傳輸線上傳播時，同一PCB板上的兩條信號線之間的耦合、信號線之間的互感和互容引起線上的噪聲。PCB板層的參數、信號線間距、驅動端和接收端的電氣特性及線端接方式對串擾都有一定的影響。其主要反映在：串擾電壓的大小與兩線的間距成反比，與兩線的平行長度成正比。隨著干擾源信號頻率的增加，擾對象上的串擾幅值也隨之增加。信號的上升／下降時間或邊沿變化對串擾的影響更大，邊沿變化越快，串擾越大。另外，傳輸線與地平面的距離對串擾的影響很大。對于同一布線結構，當電介質層的厚度增加一倍時，串擾明顯加大。
因此，在高速PCB板的布局布線中，可以注意以下方面，從而達到減小串擾的目的：(1)條件許可時盡量加大線間距，減小線平行長度。在相鄰的兩個層走線的方向務必相互垂直。(2)在確保信號時序的情況下，盡可能選擇上升沿和下降沿速度更慢的器件。(3)在設計走線時，應該盡量使導體靠近地平面或電源平面。這樣可以使信號路徑與地平面緊密的耦合，減少對相鄰信號線的干擾。(4)在串擾較嚴重的兩條信號線之間插入一條地線，可以減小兩條信號線間的耦合，進而減小串擾。(5)在同一傳輸線的布線過程中，盡量減少過孔的使用，避免對傳輸線的特征阻抗產生較大影響。(6)盡量減小傳輸線的連線長度，如果不能縮短信號線長度時，應采用差分信號傳輸，如ECL、PECL、LVDS等。差分信號有很強的抗共模干擾能力，能大大延長傳輸距離。
4.電磁干擾
電磁干擾主要分為傳導干擾和輻射干擾兩大類，因此在電路設計中需考慮切斷干擾源的產生源頭和傳播路徑，使電子設備符合電磁兼容性的要求。
在布線之前，必須注意各部分電路在PCB板上的合理布局。對于電源電路、低端的模擬電路、高端的高速數字電路以及其他產生噪聲的電路等，應根據不同性質進行有效的物理隔離或屏蔽等措施來實現消除或減少子系統之間的噪聲干擾。
如圖六中，圖a放置時鐘和數據轉換器在電源、高速邏輯電路、I/O端口電路等噪聲器件的附近，噪聲將會耦合到敏感電路并降低它們的性能。圖b做了有效的電路隔離，將有利于系統設計的信號完整性。
另外，必須減小電流回路，盡可能縮短高頻元器件之間的連線，包括管腳的引線越短越好。輸入和輸出元件應盡量遠離。按照電路的流程安排各個功能電路單元的位置，使布局便于信號流通，并使信號盡可能保持一致的方向。在PCB板的各個關鍵部位配置適當的退耦電容，每個集成電路塊的附近應設置至少一個高頻退耦電容，退耦電容盡量靠近器件的電源。
三、對高速數字電路進行設計仿真
在成形的PCB板上如發現高速數字電路有干擾導致信號完整性問題，解決起來會十分麻煩。所以我們一般要借助于仿真軟件。在設計早期和設計期間進行信號完整性、串擾和電磁兼容性等進行仿真，可以對PCB布線產生指導性意見，對于效果不好的設計可以分析原因，加以改進，在仿真沒有問題后再實際加工。
對高速電路的設計仿真，首先要建立起元器件的仿真模型，然后進行假設性仿真來確定布線過程中需要的參數設置和條件，接下來在實際布線過程中隨時通過線仿真檢查布線的效果，最后在布線基本完成之后進行板級仿真來檢查系統工作的性能。目前這樣的仿真工具主要有cadence、ICX、Hyperlynx等。
四、結束語
隨著高速數字電路的快速發展，對信號的完整性及電磁兼容等問題提出了更高要求，這就需要電路設計者依據一定的準則進行分析和設計，并通過仿真軟件進行測試，完善各類影響信號完整性的問題，使設計達到高速信號傳輸的要求。
參考文獻
[1]胡懷湘.計算機高速數字電路設計技術[J].計算機工程與應用,2003,39(17)128-132.
[2]李琳琳.高速數字電路設計與信號完整性分析[D].西安電子科技大學,2009.
[3]周堃.高速數字電路設計研究[J].航空計算技術,2003,33(2):127-128.
