前言：中文期刊網精心挑選了電路板優化設計范文供你參考和學習，希望我們的參考范文能激發你的文章創作靈感，歡迎閱讀。
電路板優化設計范文1
關鍵詞:聯合測試行動組;邊界掃描;測試存取口;掃描鏈路;測試向量
中圖分類號:TP206文獻標識碼:A 文章編號:1009-3044(2009)25-7295-03
Test Technology Based on Boundary Scan
CHEN Meng-dong, LIU Peng, ZHANG Hui-hua
(Jiangnan Institute of Computing Technology, Wuxi214083, China)
Abstract: Because of the neglect of boundary scan technology in project practice, the misapprehension in practical use is analysed. The definition of boundary scan interface, it’s hardware configuration and it's detailed working principle are introduced. Also introduced is the usage and advantage in practice use. In order to populize it better, the aspects of optimizing it are discussed.
Key words: JTAG; boundary scan; test access port; scan link; test vector
聯合測試行動組于1987 年提出了邊界掃描技術, 并于1990 年被IEEE接納, 形成了IEEE1149. 1 標準。邊界掃描技術是一種非常有效的測試手段。目前使用的芯片中越來越多的cpu、epld、fpga、dsp以及一些專用芯片(如ATM層專用芯片)等提供符合IEEE1149.1的JTAG測試口。但是JTAG電路的設計并沒有引起工程人員足夠的重視,很多人不了解JTAG,對JTAG口的處理較為隨意,對JTAG的使用存在誤區,未能實現它應有的作用。
1 使用誤區
過去形成的一些誤解妨礙了邊界掃描技術在測試中的應用,主要有以下幾個方面需要注意 [1]。
1.1 成本
人們對于產品成本的增加非常敏感。實際上,為了實現邊界掃描而增加的少量無源元件以及一個小型連接器的成本可通過測試開發時間的縮短彌補回來。支持邊界掃描的數字IC可能會比不支持邊界掃描的同樣器件稍貴一點,但卻可獲得更方便的測試性、更小的電路板尺寸以及更低的服務和維修成本。
1.2 特殊器件
在并非每片IC 都支持邊界掃描時,設計人員仍可利用邊界掃描有效地完成對PCB的測試。只要設計中包括一些邊界掃描器件,軟件工具就可方便地測試電路板上的大部分器件。CPLD 或FPGA 有許多引腳,每個都可做為測試點,因此設計人員在電路板上已經擁有了數百個測試點。工具供應商提供的參考資料都給出了如何利用CPLD和FPGA實現邊界掃描測試的說明。
1.3 軟件
過去為了進行邊界掃描測試,必須掌握邊界掃描描述語言(BSDL),并花費數周的時間將設計轉換為邊界掃描測試向量?，F在,測試開發工具可利用原理圖和網表,再結合IC供應商提供的BSDL文件,即可快速生成測試向量。測試開發時間的縮短,也使原型制造過程中因重新進行PCB 布線而改變測試過程的時間也大大縮短。
1.4 空間
采用邊界掃描測試技術可大量減少測試點,由此所節約的空間遠遠超過邊界掃描器件所需要的空間。最終效果是設計所需要的空間減小,從而使電路板尺寸更小,層數更少。
2 邊界掃描的硬件結構
JTAG標準的核心思想是在芯片管腳和芯片內部邏輯之間, 即緊挨元件的每個輸入/ 輸出引腳處增添移位寄存器組(因為這些移位寄存器組布置在IC元件的I/ O 引腳處,所以稱為邊界掃描單元或邊界掃描寄存器),這些寄存器單元在相應指令的作用下讀出輸出引腳或輸入引腳的狀態,可進行芯片級、板級互聯甚至系統級的測試。
JTAG為邊界掃描結構定義了測試存取口TAP(test acess port)、TAP 控制器、測試數據寄存器和指令寄存器4個基本的硬件單元。其中,測試數據寄存器包括邊界掃描寄存器、器件鑒別寄存器和旁路寄存器。圖1是包含邊界掃描機制的芯片結構[2]。
2.1 測試存取口( TAP)
JTAG規定了4 條測試總線,也稱為測試存取口( TAP) ,分別是:測試數據輸入總線( TDI) ,用來接收測試數據和測試指令; 測試數據輸出總線( TDO) ,用來測試數據的輸出; 測試模式選擇總線( TMS) ,在TCK的上升沿可有效控制測試邏輯; 測試時鐘輸入總線( TCK) ,在上升沿按串行方式對測試指令、數據及控制信號進行移位操作,在下降沿,對輸出信號進行操作。此外,還有可選擇的TRST測試復位輸入端。
2.2 TAP控制器
TAP 控制器是J TAG邏輯電路中最重要的控制部分,整個測試邏輯都是由TAP 控制器按一定順序調用的。TAP 控制器實際上是包含16 態的狀態機,產生時鐘信號和各種控制信號(即產生測試、移位、捕獲和更新等信號),從而使指令或測試數據移入相應的寄存器,并控制邊界掃描測試的各種工作狀態。并在指令寄存器的配合下產生復位、測試、輸出緩沖器允許等信號。測試數據的捕獲、移位、更新都必須在TAP 控制器進入到相應的狀態下才能進行。圖2 為TAP 控制器的狀態機,左邊是數據寄存器(DR) 分支,右邊是指令寄存器( IR) 分支,狀態轉換的條件就是TMS 的值。TAP 控制器被初始化為Test_Logic_Reset 狀態,發出復位信號,使測試電路不影響ASIC 本身的工作。需要測試時,在TMS 控制下,TAP 進入數據寄存器掃描選擇狀態( Select _DR_Scan) 或者指令寄存器掃描選擇狀態(Select_ IR_Scan)。在Capture 狀態,捕獲指令信息或者數據;在Shif t狀態,數據進行移位操作;在Pause 狀態,移位停止,對寄存器重新加載測試向量;在Update 狀態,移入掃描通道的數據將被輸出。
2.3測試數據寄存器
邊界掃描寄存器(boundary scan register)構成邊界掃描路徑,它的每一個單元由存儲器、發送/接收器和緩沖器組成。邊界掃描單元置于集成電路的輸入/輸出端附近,并首尾相連構成一個移位寄存器鏈,首端接TDI,末端接TDO。在測試時鐘TCK的作用下,從TDI 加入的數據可以在移位寄存器鏈中移動并進行掃描。
器件鑒別寄存器有32 位,借助它可以辨別板上元器件的生產商,還可以通過它來測試是否將正確的器件安裝在了PCB 板的正確位置。
旁路寄存器只有1 位,它提供了一條從TDI 到TDO 之間的最短通道,用來將不參加串行掃描的數據寄存器的數據旁路掉以減少不必要的掃描時間。
2.4 指令寄存器
為了執行不同的測試和選擇實際的數據寄存器,除了TAP 控制器和數據寄存器之外,還需要有指令寄存器IR。指令寄存器進行指令的譯碼,向各數據寄存器發出各種操作碼,并確定邊界掃描工作方式。J TAG標準中定義了大量指令,有必需的,有可選的,而且也允許定義更多特定設計的指令來擴展測試邏輯的功能。
3 邊界掃描測試的作用方式與優點
利用邊界掃描測試技術,可以比較全面地了解集成電路芯片的內部故障、電路板的互連以及相互間影響。有效地克服了傳統測試方式的不足,節約了測試時間和測試成本,極大地方便了系統電路的調試。不同的測試是在不同的工作方式下進行的,這些工作方式可以通過加載相應指令到指令寄存器來選擇。
3.1 內部測試 ( INTEST)
內部測試方式用于測試電路板上集成電路芯片的內部故障,可以通過INTEST指令來選擇執行。在這種測試方式下,測試圖形通過TDI 輸入,并通過邊界掃描通道將測試圖形加到每個芯片的輸入引腳寄存器中,從輸出端TDO可以串行讀出存于輸出引腳寄存器中各芯片的響應圖形。根據輸入圖形和輸出響應,可以對電路板上各芯片的內部工作狀態做出測試分析。
3.2 外部測試 ( EXTEST)
外部測試方式可以通過EXTEST指令選擇執行,用于測試電路板上各集成電路芯片間連線以及板級互連的故障,包括斷路和短路故障。把從TDO 端輸出的邊界掃描寄存器的串行信號與正確的信號相比較,就可以方便有效地診斷出電路板引線及芯片引腳間的斷路或短路故障。
3.3 采樣測試 (SAMPLE/ PRELOAD)
流過器件管腳的數據被截取,稱為“采樣”。邊界掃描寄存器輸入單元并行裝載芯片輸入引腳的數據,而輸出單元并行裝載輸出引腳的數據。不干擾管腳與核心邏輯之間的正常信號流,各邊界掃描單元的采樣值便可串行移出,可觀察IC 正常工作時輸入、輸出引腳的數據流。
4 優化建議
邊界掃描測試能準確地定位芯片的故障,迅速準確地測試兩個芯片管腳的連接是否可靠,提高測試檢驗效率。但是為縮短測試施加時間,提高故障診斷率,仍需要對其進行優化設計,以利于更好的普及應用。針對它的優化問題提出幾點建議[3]。
4.1 掃描鏈路優化
邊界掃描技術中,邊界掃描鏈路的串行移位使得單條邊界掃描鏈路會導致很長的測試應用時間,而如果使用多條掃描鏈路,則測試時間可以明顯減少。在測試期間,各掃描鏈路在任何時刻其長度相等,則可以實現測試的最好性能。如何對掃描鏈路進行動態配置是一個重要問題。
4.2 測試流序列優化
邊界掃描的測試向量是以串行方式從外界輸入的,施加大的測試集合可能要消耗大量時間。通過適當地縮減串行測試流,可以減少測試施加時間。這個方面值得研究。
4.3 測試向量集優化生成方法研究
在邊界掃描測試中,合理優化地生成測試向量集是進行有效測試的關鍵。
4.4 板級可測性設計優化方法研究
基于邊界掃描的電路板測試性設計方法在改善電路板測試性的同時,也增加了電路板設計的復雜性。因此,必須進行設計復雜性和測試性改善的綜合權衡,實現二者的折衷,即進行電路板的測試性優化設計。
5 結束語
J TAG提出的邊界掃描機制提供了一套完整的、標準化的測性設計方法,是測試技術的一次飛躍。它不僅能測試集成電路芯片的輸入、輸出管腳的狀態,而且能夠測試芯片內部工作情況以及引線級的斷路和短路故障,且能實現高精度的故障定位?？紤]到邊界掃描測試技術和TAP體系結構所提供的諸多優點,應當認真考慮應用IEEE1149.1標準來解決數字ASIC的測試問題。
參考文獻:
[1] 蔚英輝. 測試技術的飛躍――邊界掃描技術[J]. 電信技術, 2002, (2): 75-77.
電路板優化設計范文2
關鍵詞：EDA技術 電子工程 作用
EDA是電子設計自動化(Electronic Design Automation)的縮寫,是從CAD(計算機輔助設計)、CAM(計算機輔助制造)、CAT(計算機輔助測試)和CAE(計算機輔助工程)的概念發展而來的。EDA技術是以計算機為工具,集數據庫、圖形學、圖論與拓撲邏輯、計算數學、優化理論等多學科最新理論于一體,是計算機信息技術、微電子技術、電路理論、信息分析與信號處理的結晶。
一、EDA技術的特點
1.現代化EDA技術大多采用“自頂向下(Top-Down)”的設計程序,從而確保設計方案整體的合理和優化,避免“自底向上(Bottom-up)”設計過程使局部優化,整體結構較差的缺陷。
2.HDL給設計帶來很多優點:①語言公開可利用；②語言描述范圍寬廣；③使設計與工藝無關；④可以系統編程和現場編程,使設計便于交流、保存、修改和重復使用,能夠實現在線升級。
3.自動化程度高,設計過程中隨時可以進行各級的仿真、糾錯和調試,使設計者能早期發現結構設計上的錯誤,避免設計工作的浪費,同時設計人員可以拋開一些具體細節問題,從而把主要精力集中在系統的開發上,保證設計的高效率、低成本,且產品開發周期短、循環快。
4.可以并行操作,現代EDA技術建立了并行工程框架結構的工作環境。從而保證和支持多人同時并行地進行電子系統的設計和開發。
二、EDA技術的發展過程
EDA技術的發展過程反映了近代電子產品設計技術的一段歷史進程,大致分為3個時期。
1.初級階段:早期階段即是CAD階段,大致在20世紀70年代,當時中小規模集成電路已經出現,傳統的手工制圖設計印刷電路板和集成電路的方法效率低、花費大、制造周期長。人們開始借助于計算機完成印制電路板一PCB設計,將產品設計過程中高重復性的繁雜勞動如布圖布線工作用二維平面圖形編輯與分析的CAD工具代替,主要功能是交互圖形編輯,設計規則檢查,解決晶體管級版圖設計、PCB布局布線、門級電路模擬和測試。
2.發展階段:20世紀80年代是EDA技術的發展和完善階段,即進入到CAE階段。由于集成電路規模的逐步擴大和電子系統的日趨復雜,人們進一步開發設計軟件,將各個CAD工具集成為系統,從而加強了電路功能設計和結構設計,該時期的EDA技術已經延伸到半導體芯片的設計,生產出可編程半導體芯片。
3.成熟階段:20世紀90年代以后微電子技術突飛猛進,一個芯片上可以集成幾百萬、幾千萬乃至上億個晶體管,這給EDA技術提出了更高的要求,也促進了EDA技術的大發展。各公司相繼開發出了大規模的EDA軟件系統,這時出現了以高級語言描述、系統級仿真和綜合技術為特征的EDA技術。
三、EDA技術的作用
EDA技術在電子工程設計中發揮著不可替代的作用,主要表現在以下幾個方面:
1.驗證電路設計方案的正確性
設計方案確定之后,首先采用系統仿真或結構模擬的方法驗證設計方案的可行性,這只要確定系統各個環節的傳遞函數(數學模型)便可實現。這種系統仿真技術可推廣應用于非電專業的系統設計,或某種新理論、新構思的設計方案。仿真之后對構成系統的各電路結構進行模擬分析,以判斷電路結構設計的正確性及性能指標的可實現性。這種量化分析方法對于提高工程設計水平和產品質量,具有重要的指導意義。
2.電路特性的優化設計
元器件的容差和工作環境溫度將對電路的穩定性產生影響。傳統的設計方法很難對這種影響進行全面的分析,也就很難實現整體的優化設計。EDA技術中的溫度分析和統計分析功能可以分析各種溫度條件下的電路特性,便于確定最佳元件參數、最佳電路結構以及適當的系統穩定裕度,真正做到優化設計。
3.實現電路特性的模擬測試
電子電路設計過程中,大量的工作是數據測試和特性分析。但是受測試手段和儀器精度所限,測試問題很多。采用EDA技術后,可以方便地實現全功能測試。
四、EDA技術的軟件
1.EWB(Electronics Workbench)軟件。EWB是基于PC平臺的電子設計軟件,由加拿大Interactive Image Technologies Ltd.公司研制開發,該軟件具有以下特點:①集成化工具:一體化設計環境可將原理圖編輯、SPICE仿真和波形分析、仿真電路的在線修改、選用虛擬儀器、借助14種分析工具輸出結果等操作在一個集成系統中完成。②仿真器:交互式32位SPICE強化支持自然方式的模擬、數字和數/?；旌显?。自動插入信號轉換界面,支持多級層次化元件的嵌套,對電路的大小和復雜沒有限制。只有提供原理圖網絡表和輸入信號,打開仿真開關就會在一定的時間內將仿真結果輸出。③原理圖輸入:鼠標點擊一拖動界面,點一點自動連線。分層的工作環境,手工調整元器件時自動重排線路,自動分配元器件的參考編號,對元器件尺寸大小沒有限制。④分析:虛擬測試設備能提供快捷、簡單的分析。主要包括直流工作點、瞬態、交流頻率掃描、付立葉、噪聲、失真度、參數掃描、零極點、傳遞函數、直流靈敏度、最差情況、蒙特卡洛法等14種分析工具,可以在線顯示圖形并具有很大的靈活性。⑤設計文件夾:同時儲存所有的設計電路信息,包括電路結構、SHCE參數、所有使用模型的設置和拷貝。全部存放在一個設計文件中,便于設計數據共享以及丟失或損壞的數據恢復。⑥接口:標準的SPICE網表,既可以輸入其他CAD生成的SHCE網絡連接表并行成原理圖供EWB使用,也可以將原理圖輸出到其他PCS工具中直接制作線路板。
2.PROTEL軟件。廣泛應用的Protel99主要分為兩大部分:用于電路原理圖的設計原理圖設計系統(Advanced Schematic)和用于印刷電路板設計的印刷電路板設計系統(Advanced PCB)。
電路板優化設計范文3
關鍵詞 碳氫化合物/陶瓷基材料；高頻；混壓；翹曲
中圖分類號：TN41 文獻標識碼：A 文章編號：1671-7597（2014）09-0057-01
隨著電子通信技術的發展，通訊頻率越來越高，而高頻信號傳輸，需要采用低介電常數（Dk）、低介電損耗（Df）但價格昂貴的特殊材料，這些材料有氰酸脂、聚四氟乙烯/陶瓷基材料（PTFE/Ceramic）、碳氫化合物/陶瓷基材料（HydraCarbon/Ceramic）等高頻材料，通常，這些高頻材料的價格都比較昂貴，而降低成本是客戶提高產品競爭力的一種重要手段，因此，客戶在PCB結構設計上采用混合材料的疊層結構，即必要的信號層采用高頻材料以滿足信號傳輸的需要，其他線路層采用常規玻璃纖維環氧樹脂FR-4材料，我們稱之為混合材料壓合電路板。這樣的設計對成本控制極為有利，但也給電路板的生產過程帶來了其他的一些問題，其中的一個突出問題是電路板在多次焊接貼裝電子元件的過程中出現翹曲，造成虛焊、漏焊、無法繼續裝配等問題。
引起混壓結構電路板翹曲的根源在于高頻材料與FR-4材料在層壓過程中的漲縮比例不同[1]，影響材料漲縮的因素有：各線路層的殘銅率、高頻材料與FR-4材料的芯板厚度差、FR-4材料的Tg值。本文主要通過碳氫化合物/陶瓷基材料（HydraCarbon/Ceramic）+FR-4混壓板件實驗，對這三個因素進行系統的研究，以期為解決混壓板件的翹曲提供一些思路。
1 實驗設計
1）疊層結構。
############### 1/2層高頻材料 0.762 mm（碳氫化合
物/陶瓷基，第1、2層均為高殘銅率）
=============== FR-4半固化片2116 RC52%
=============== FR-4半固化片2116 RC52%
############### 3/4層FR-4材料芯板
2）因子與水平設計。
表1
因子
水平 FR-4材料Tg值 FR-4材料芯板厚度/mm FR-4材料層線路的殘銅率
① 低 0.43 0.15
② 高 0.6 0.85
設計L23全因子試驗。
2 試驗結果及數據分析
1）全因子試驗的結果，見表2。
2）各因子主效應分析。
FR-4材料Tg值的效應為0.1033，FR-4材料芯板厚度的效應為-0.6138，FR-4材料層的殘銅率的效應為-0.8372，這說明：材料Tg值對翹曲無明顯影響；R-4材料層的殘銅率、芯板厚度對翹曲有明顯影響，且均為負相關性。
表2試驗
編號 FR-4板料Tg/℃ FR-4材料芯板厚度/mm FR-4材料層的殘銅率 翹曲度/mm
A ① ① ① 2.183
B ② ② ① 2.1
C ② ① ② 1.905
D ① ① ② 1.778
E ① ② ② 1.041
F ① ② ① 2.03
G ② ② ② 0.84
H ② ① ① 2.6
圖1
圖2
芯板厚度影響翹曲度的原因在于0.43 mm芯板使用2張7628型玻璃纖維布，0.60 mm芯板使用3張7628型玻璃纖維布，2張7628的收縮比3張7628大，因而翹曲度更大。殘銅率影響翹曲度的原因在于銅面對芯板的具有束縛作用，減少FR-4材料芯板的收縮，使得FR-4材料的收縮程度與陶瓷基材料接近，從而減少兩種芯板的應力差，達到降低翹曲度的效果。（圖1）
3）各因子交互效應分析。
通過計算，FR-4材料Tg值*FR-4材料芯板厚度的交互效應為-0.1687，FR-4材料Tg值*FR-4材料層的殘銅率的交互效應為-0.1403，FR-4材料芯板厚度*FR-4材料層的殘銅率的交互效應為-0.2872，FR-4材料Tg值*FR-4材料芯板厚度*FR-4材料層的殘銅率的交互效應為0.0048，且交互作用P值未出現，這說明：三個因子之間無明顯的交互作用。
交互作用圖顯示：在低殘銅率情況下，普通Tg的翹曲度比高Tg的??；在高殘銅率的情況下，兩者的無明顯區別；無論在何種情況下，用厚芯板的翹曲比薄芯板的小，在高TG材料方面更加明顯。（圖2）
3 結論
本文通過對殘銅率、芯板厚度、材料Tg值三個因素進行全因子設計試驗，確定殘銅率、FR-4材料芯板厚度對于碳氫化合物/陶瓷基材料（HydraCarbon/Ceramic）+FR-4混壓板件的翹曲具有明顯的影響作用，此類板件在資料設計時可根據本文的試驗結論進行優化設計，以避免翹曲影響板件的焊接使用。
電路板優化設計范文4
【P鍵詞】PCB設計；設置；布局；布線
0 引言
PCB是電子產品中不可缺少的重要組成部件，支撐著電子元器件，并對電子元器件提供必要的電氣連接，影響著電子產品的工作、使用安全及壽命。因此PCB設計至關重要。本文以數字網線測試儀PCB的設計為例，介紹單片機控制電路PCB設計的一般原則和要求，提高電子產品的使用可靠性、安全性，延長電子產品的使用壽命，為企業提高經濟效益。
數字網線測試儀是一款常用的網線質量測試工具，可以測量網線的通斷、芯線順序是否正確及是否短路等。電路包括電源電路、單片機控制電路、網線連接電路，程序下載接口電路、雙色數碼管顯示電路等，具有典型性、代表性。
所設計的數字網絡測試儀電路有一個PQFP-44封裝的STC89C58RD+單片機芯片，體積小，重量輕；二個RJ45網線插座；一個RS232串行通訊接口；16個0.56英寸的一位雙色數碼管；6個SOP16封裝的集成8位移位寄存器74HC595和4個SOP18封裝的集成反相驅動器UL2803APG等。在本電路里面大部分元器件采用貼片安裝，旨在在減小電路板的體積和重量，方便攜帶使用。
1 影響PCB設計質量的主要因素
很多技術人員可能感覺PCB設計容易上手，但要設計出高水平的PCB，還是會感覺到存在一定的難度，無法滿足電子產品的實用性、可靠性和安全性等性能要求，這需要技術人員長期的實踐及不斷地學習來積累經驗。
筆者從事電子產品設計與開發多年，根據工作經驗，在進行PCB設計時，應根據電路的特點和使用要求，首先要考慮的主要因素是元器件的布局。合理布局是PCB設計的關鍵，如數控機床的電腦控制主板，由于當初PCB設計鈕扣電池太靠近微處理器，工作時間一長，電池失效漏液，漏出的液體腐蝕元器件和銅箔導線，造成電路板的損壞，并且很難維修，從而大大縮短了電路板的使用壽命。后經改進，將電池安裝位置引出電路板，解決了此問題，延長了電路板的使用壽命，受到了用戶的好評。其次是要對PCB布線的優化設計。在PCB布線時要考慮導線流過的電流、導線之間承受的電壓、導線之間的相互干擾及導線連接的拓撲結構等。如在高電壓的電源電路里面，如果某條導線要流過大電流，除了按要求加寬銅箔的截面積，可能還要求銅箔并上焊錫，使導線有足夠大的截面積來承受流過它的電流，保證不燒壞銅箔導線。
2 PCB元器件布局設計
數字網絡測試儀的PCB布局設計包括確定電路板尺寸、功能分區及各元器件位置，我們要遵照印制版設計通用標準IPC-2221A，這樣才能設計出符合要求、性能優良的電路板。數字網線測試的PCB布局如圖1（a）、（b）所示。
2.1 確定PCB的形狀及尺寸
根據所有元器件實際尺寸及工藝要求等來確定PCB的形狀及尺寸。PCB的長寬比例一般設計為3：2或4：3的長方形，也可以根據實際的需要來確定PCB的形狀。尺寸選用方面，若過大，既浪費材料，又使電子產品的重量和體積增大，不方便攜帶使用；若過小，元器件布局困難，嚴重影響電路的安裝調試、維修及電氣安全等。如果是采用機器（波峰焊、回流焊）來裝配焊接電路板的，還要考慮機器使用的極限尺寸。數字網線測試儀由于有16個數碼管、一個RS232串行通訊接口等元器件，數量多且封裝絲印面積較大，所以設計此PCB尺寸為175mm×110mm。
（a） 頂層元器件布局圖
（b） 底層元器件布局圖
2.2 確定PCB的元器件布局層數
PCB元器件布局的層數與電路的復雜性、電路板的尺寸要求和電氣性能等有關，一些比較簡單的電路可以將元器件單層布局，而一些比較復雜的電路的元器件進行雙層布局。數字網線測試雖然元件多，PCB尺寸要求較小，在此元器件進行雙層布局，大部分元器件在PCB的頂層布局，如顯示用的雙色數碼管，布在頂層方便觀看。其它一些元器件布在底層，如二個RJ45網線插座，底層布局，用于連接測試用的網線，影響不大。
2.3 確定單元電路分區的布局
單元電路合理分區，有利于電路可靠、穩定地工作，方便電路的檢查和維修。單元電路的分區布局一般按信號流程，從左到右，從上到下，同一功能的電路元器件盡量放在一起。各分區電路盡量相互獨立，互不干擾。數字網線測試儀按電路的結構、功能進行PCB分區，分成：電源電路區，單片機控制電路區，數碼管驅動和顯示電路區，程序下載電路區和網線插座電路區等。
2.3.1 電源電路盡量與單片機控制電路、存儲器電路分開，越遠越好，以防電源電路的大電壓、大電流電磁干擾單片機、存儲器電路的正常工作，提高電路工作的可靠性。
2.3.2 晶體振蕩器和二個負載電容盡量靠近單片機，避免單片機工作用的時鐘振蕩脈沖受干擾，影響單片機的正常工作。
2.3.3 相同結構的電路，盡量采用對稱的結構進行元器件的布局，如數字網線測試儀發射數據用的8個雙色數碼管顯示電路與接收數據用的8個雙色數碼管顯示電路采用上下對稱布局。
2.4 確定各元器件的具置
確定了單元電路的布局后，還要確定各元器件的具體擺放位置。原則是先將體積較大的核心元器件先擺放好，后根據核心元器件來合理放置體積較小的元器件，并要根據電路信號流程和元器件引腳的連接關系等來擺放。
2.4.1 同一單元電路的同一類元器件（如0805封裝的貼片電阻）盡量在X或Y方向按順序放在一起，方便安裝和使用，如R3-R4、R6-R7、R9-R10這幾個電阻采用Y的方向擺放并按順序排列。
2.4.2 元器件之間在X或Y方向上對齊及均勻分布，疏密有序，多采用左右對齊或上下對齊、水平分布或垂直分布，使各元器件的排列有規律。
2.4.3 各N連接端口（如RJ45網線插座、RS232串行通訊接口）一般擺放在電路板的邊緣，方便連接使用。
3 PCB元器件的布線設計
布線是PCB設計重要的一環。布線要根據工藝要求來確定布線的層數、導線的寬度、安全間距等。數字網線測試的PCB布線如圖2（a）、（b）所示。
（a）元器件頂層布線圖
（b）元器件底層布線圖
3.1 確定PCB布線的層數
PCB布線的層數與電路的復雜性、電路板的尺寸要求和電氣性能等有關。數字網線測試雖然元件多，元器件封裝的絲面積較大，但電路要求不高，在此進行雙層布線。
3.2 確定導線的寬度
導線的寬度設置一定要考慮導線中流過的最大電流，如果導線寬度過小會燒掉線路板；導線過寬會影響布線，使布線困難，甚至布不了線。在條件允許的情況下，電源線、地線盡量寬，最好地線比電源線寬，以保證電氣性能。它們之間的關系為：地線>電源線>信號線。如有可能，地線的寬度最好大于3mm；電源線的寬度一般為1.2-2.5mm；信號線為0.2-0.3mm，最細寬度可達0.05-0.07mm。數字電路PCB地線可用粗導線來構成一個回路，即組成一個地網絡來使用，但模擬電路不可以使用這樣的地。
3.3 確定導線之間的安全間距
導線的安全間距（即導線最小間距）與導線間的電壓有密切關系，可根據IPC-2221標準推算出。安全間距過小，有可能導線間擊穿短路；安全間距過大，也會造成PCB布線困難。要計算導線之間的電壓比較困難，在實際應用時，導線之間的安全間距可采用“3W規則”來確定，即兩相鄰導線的中心間距要大于3倍的導線寬度。要使電路達到優良的抗干擾性能，相鄰導線間距要大于10W。
3.4 導線與過孔的設置
布線不要采用90°，盡可能采用45°折線，以減小高頻信號的干擾，必要時，我們還可以采用弧形布線。過孔大小和數量的合理設置，提高布線效率。過孔的大小一般設置為0.7-1.27mm，如果布線的密度較高時，可適當減小過孔的大小，但不要太小，一般可采用0.6-1.0mm。信號線的過孔要盡量少，以減少對信號的干擾。
3.5 電氣規則檢查
PCB布完線后要進行DRC電氣規則檢查，以保證PCB布線的電氣性能。主要檢查PCB有無漏掉布線、安全間距違規等，發現有違規，需要及時排除，保證PCB的質量。
3.6 覆銅
在DRC電氣規則檢查沒有問題后，可以進行覆銅，以減少地線阻抗，提高電路的抗干擾能力；降低壓降，提高電源效率；以及覆銅與地線相連，減小環路面積。
4 結束語
本文通過介紹了數字網絡測試儀的PCB布局和布線設計過程、要求和規則，并經過實際的制板、元器件安裝、調試、測試及使用，完全可以達到實際產品使用的要求。PCB設計合理，符合工藝規范，為其它技術人員設計PCB提供了一定的參考價值。
【參考文獻】
電路板優化設計范文5
關鍵詞：鉆井 隨鉆儀器 防震 液壓減震器
LWD instrument shock and vibration isolation method research
Huang Lin
（101149 China Oilfield Services Limited Beijing ）
Abstract： Introduces the anti-shock design which LWD instrument commonly used， and according to the actual demand， put forward a new method of seismic isolation - hydraulic shock absorber. Provides a new method and train of thought for LWD instrument precision components in the seismic design.
Keywords： Drilling LWD instrument shockproof Hydraulic shock absorber
一、前言
鉆井是石油生產各個環節中投入最大、難度最大的。在鉆井過程中，保證鉆柱安全工作對減少鉆井事故、提高經濟效益有著巨大的作用。鉆柱振動作為導致鉆柱失效的原因之一，其危害是不可忽視的。
鉆柱的振動形式有：縱向振動、橫向振動和扭轉振動。其中，縱向振動和橫向振動對鉆柱的危害最為嚴重。也是研究的重點。[1]
近幾年，隨鉆測量MWD、隨鉆測井LWD開始廣泛應用。對于這些隨鉆儀器，同樣也面對鉆柱振動這個問題。為了保證隨鉆儀器的可靠使用，所有的隨鉆儀器在下井之前必須經過振動、沖擊實驗。
以下幾幅圖是振動實驗的基本內容。包括振動和沖擊2大實驗內容，每個實驗內容包括橫向和縱向兩個方向。
國內外的幾大油田服務公司均制定了自己的振動、沖擊試驗標準。只有達到試驗標準的儀器才允許下井作業。
隨鉆儀器是井下精密的探測設備，其結構的復雜程度要遠遠高于普通的鉆柱。隨鉆儀器的防震設計不僅要考慮到零部件的緊固和防松，對于一些重點的零件還要加強保護。
首先，隨鉆儀器中裝有大量的電子器件，對電子器件的防震保護不可忽視；其次，隨鉆儀器還經常有一些極為精密的關鍵部件，如一些光學、聲學傳感器，這些相對脆弱的部件出現微小的變化，則測出的數據將有巨大偏差；最后。隨鉆儀器中還有一個對振動較為敏感的“危險品”，就是井下高溫鋰電池，鋰電池如果在振動和沖擊下外殼破損或短路，則極易引起爆炸。
因此，隨鉆儀器的防震隔振較一般的鉆桿、鉆鋌有更高的要求。減震隔振的設計也有較大的難度。
二、隨鉆儀器的防震方法
根據防震的對象和目的，防震的方法有所不同：
1.對于金屬零件或非精密零件，其防震目的主要是防松、防脫落，防震方法主要是卡環結構。如圖5，卡環將零件限位，即使螺紋有所松動也不會造成零件脫落。
圖5卡環防震示意圖
另外，隨鉆儀器上還大量使用了一種防松螺紋。其通過對三角螺紋進行優化設計，使得所有道螺紋均可受到緊固力，而普通三角螺紋，其80%的緊固力在最外側的2道螺紋上。這樣使得螺釘緊固效果大大增強。
還有一種方法就是使用螺紋緊固膠水。根據使用要求可選擇不同強度的膠水。
2.對于一些對防震有較高要求的零部件其防震目的是減少沖擊、隔離振動。則防震設計上較多應用了彈性零部件，如彈簧、橡膠墊、橡膠減震環等等。這與常規設備的減震方法基本相同。
隨鉆儀器中最具有特色的減震方法是對電路板的防震保護――注膠防震法。.
圖6電路板注膠防震
如圖6，電路完全被具有彈性的膠體包裹，僅留接口與外部連接。膠體如同一層厚厚的彈性鎧甲，不僅將外界的振動隔離開，而且對電路板上的元器件進行可靠固定。對電路板進行了充分的保護。在實際的應用中，每個注膠的電路板也要進行振動實驗，以保證電路板的可靠使用。
三、井下液壓減震器
以上介紹了隨鉆儀器中常用的減震方法。其中最令設計者關注的是對隨鉆儀器中關鍵零部件的隔振保護。注膠方法效果很好，但適用范圍有限；在通常的隔振理論中減震系統固有頻率要小于振源頻率1.5倍以上才有較好的隔振效果[2]，由于井下振動情況十分復雜，既包括三種振動方式，而且隨著鉆進的增加，鉆柱的固有頻率會不斷變化[3]。振源的頻率將在一個相當大大頻率范圍內。簡單的彈簧橡膠零件的隔振方法，由于其彈性及阻尼系數均已固定，很難在寬頻內隔離振動。其隔振效果難以令人滿意。
另外，要有較好的沖擊隔離效果，必須要有足夠的位移量。而且減震部件需要有較大的阻尼來吸收沖擊的能量，并使沖擊產生的自由振動迅速衰減[3]。橡膠墊有一定的阻尼但位移量小，彈簧有足夠的位移量但阻尼不夠，兩者的隔沖效果均不理想。
隨鉆儀器需要一種可在寬頻范圍內隔振，具有較大阻尼，對沖擊又有良好隔離效果的減震器。
圖7汽車液壓減震器
如圖7，液壓減震器是一種可調節阻尼，且具有較大位移量的減震器，在汽車領域已經廣泛應用。所謂他山之石，可以攻玉，液壓減震器完全可以應用在隨鉆儀器中。
圖8井下液壓減震器
如圖8所示，這是典型的液壓減震器結構。其中彈簧兩端與活塞和端蓋固定，起復位作用，保證活塞處于活塞缸中部；活塞移動時油缸內液壓油流經阻尼調節閥時產生阻力，通過阻尼調節閥便可對減震器的阻尼進行調節。在井下可將手動阻尼調節閥改為可遠程控制的節流閥。這樣可隨鉆柱固有頻率變化而調節減震系統的固有頻率，以達到最佳的隔振效果。
鉆柱的縱向振動的固有頻率一般為十幾赫茲，并隨著鉆柱加長其固有頻率逐漸減小[4]。但由于實際的振動情況復雜，通常的振動試驗取2～100Hz的隨機振動作為實驗的激勵源[5]。
圖9液壓減震器原理模型
如圖9，m為減震目標零件和減震器的質量和；k為彈簧的彈性模量；取減震系統的固有頻率τ為振動實驗最小頻率的1/2，則τ=1Hz，根據公式（1）可計算出k值。
由于阻尼的計算對實際阻尼調節閥的指導意義不大。所以阻尼的大小無需計算，而是通過試驗方法獲得阻尼調節閥的最佳位置。
四、結論
隨鉆儀器的復雜結構和高精度測量對儀器本身的減震隔振提出了更高的要求。本文參照在汽車行業廣泛應用的液壓減震器，提出了隨鉆井下液壓減震器的設計方案。為隨鉆儀器減振隔振設計提出一種新的思路。
參考文獻
[1]劉磊，劉劍輝，鉆柱縱向、橫向振動分析研究進展，高新技術產業發展，2011（3）：1 .
[2]馬志宏，李金國，軍用裝備抗振動、抗沖擊設計方法，裝備環境工程，2006（10）：72.
[3] 李子豐，張永貴，侯緒田，劉衛東，徐國強. 鉆柱縱向和扭轉振動分析，工程力學，2004，（12）：1.
[4]劉偉，周英操，王先國. 井下振動控制技術研究，石油鉆探技術，2010，（1）：46.
[5] 中海油服企業標準?！峨S鉆井下儀器振動沖擊測試規范》
電路板優化設計范文6
【關鍵詞】多層印制板；反鉆孔
一、前言
在國外軍事電子技術發達的國家中，相控陣雷達用微波印制基板的制造技術處于領先地位。其中多層微波印制板的制造研究，都是在技術相對保密的情況下開展的。在多層微波印制板的制造方面，美國同行已掌握并實現了多種型號雙面微波層壓板基材的多層微波印制板制造技術。其中包括微波介質基板多層化層壓制造、金屬化孔互連及埋/盲孔制造、多層微波印制板電裝及耐環境保護性阻焊膜制造、多層微波線路表面電鍍鎳金以及多層微波印制基板的三維數控銑加工等制造技術。
目前，國內廣大印制電路板制造企業所開展的工作僅局限于高速邏輯信號傳輸類電子產品所需的低、中頻多層印制電路板的研究、開發與制造。其所選用的主要印制基板材料，大多為適合低、中頻信號傳輸用環氧樹脂類絕緣介質材料。
鑒于高頻信號傳輸的特殊性，其主要將涉及到各類微波功能基板多層化制造技術、平面埋電阻制造技術、層間絕緣介質厚度控制技術、多層微波印制板各層間圖形高重合度技術、各類微波介質材料孔金屬化互連制造技術以及三維數控加工技術。這些，都是目前國內印制電路行業尚未實現的技術，因此與國外同行存在著較大差距。
此次課題研究，選用Rogers公司提供的RT/duroid-6002微波層壓板材料和Arlon公司提供的CLTE-XT平面電阻微波層壓板材料，將開展埋電阻多層微波印制板的制造工藝技術研究，其中將不可避免的面臨多層印制板各層間的金屬化孔互連，鑒于設計需求之獨特性，需解決金屬化孔互連之反鉆孔技術。對此，下面將進行較為詳細的論述。
二、多層印制板金屬化孔互連技術簡介
2.1 設計需求金屬化孔互連簡介
有源饋電網絡綜合了高性能、多功能、高可靠、低損耗、幅相一致性以及小型化、輕量化的要求，給多層微波印制板的設計和制造帶來了很大難度。為此，將不同的功能分別設計在不同的層上，如將微帶線、帶狀線、低頻控制線等混合信號線組合在同一個多層結構中，通過多種類型金屬化孔的制造，實現直流互連。
垂直互連是微波多層電路中實現不同層電路之間連接的主要方式。由圖1可見垂直互連主要由金屬化盲孔和埋孔實現，由于工作在X波段，且帶寬很寬，所以金屬化孔的電路優化設計非常重要。
此項技術的運用，尚屬本所印制板加工之首次。鑒于設計互連之要求，通過傳統的金屬化孔制作，結合多次層壓技術，無法實現設計互連功能。因此，反鉆孔技術的運用便成為此次課題成功與否之必然。屬于關鍵技術當之無愧。（見圖2、3）
2.2 各類金屬化孔互連制造
此次課題研究，根據設計層間互連要求，需進行多次金屬化孔的制造，其中還涉及到盲孔、背靠背互連盲孔的金屬化孔制作。具體措施如下：
2.2.1 金屬化孔制作
鑒于RT/duroid6002微波介質多層板的特點（含有PTFE），采用等離子處理新技術，隨后進行孔金屬化處理。
評判：可通過多層板制作的附連板圖形，制作金相切片，進行可靠性測試，檢驗其可靠性。
2.2.2 盲孔制作
鑒于此次課題設計中，提出了金屬化盲孔制造的要求，必須通過多次層壓制作才能實現。具體為：
（1）通孔金屬化孔制作；（2）多次層壓制作。
2.2.3 背靠背互連盲孔制作
鑒于此次課題設計中，提出了背靠背互連盲孔制造的要求，必須通過設計層次的層壓制作、金屬化孔制作、反鉆孔制作才能實現。具體為：
（1） 層壓制作；
（2） 通孔金屬化孔制作；
（3） 反鉆孔制作：
反鉆孔制作，是借鑒于國外先進印制板制造技術?！胺淬@孔技術”的運用，是在前期金屬化孔制造的基礎上，通過反鉆孔控制深度的技術，來實現局部盲孔互聯。具體措施如下：
① 選用可控制鉆深的數控鉆床進行反鉆孔制作。
② 模版制作時，設計出3-Φ30+0.03定位孔，中心對稱；印制板正反面設計出反鉆孔定位零位直角座標；生成反鉆孔位置座標。
③ 利用FR-4多層板進行初步反鉆孔試驗。
④ 利用RT/duroid6002非電阻微波介質板制作多層板，進行進一步反鉆孔試驗。
⑤ 制作金相切片，評判反鉆深度。
三、多層印制板反鉆孔技術研究
3.1 試驗過程簡述
（1） 借助FR-4單片（0.5mm）四張，層壓成8層板；
（2） 數控鉆孔；
（3） 等離子處理、化學沉銅、全板加厚；
（4） 外層圖形轉移；
（5） 工藝部705室反鉆孔（其中，一種座標孔僅為正面8-1-1反鉆；另一種座標孔為正8-1-1反8-8-1兩面反鉆。）（原金屬化孔孔徑為Φ0.4mm，反鉆孔為平頭Φ0.6mm）；
（6） 對反鉆孔板進行箭嘴反鉆孔位置標識（其中，兩面反鉆孔位置采用原版紅箭嘴進行指位；僅正面反鉆孔位置采用紅箭嘴涂黑進行指位）；
（7） 數銑取樣（兩面反鉆孔和單面反鉆孔，均采用五位置取樣法，依次為：左上部、左下部、右上部、右下部和中心部）；
（8） 灌模，制作金相切片；
（9） 金相顯微鏡拍像并采集數據。
3.2 圖像采集單位換算
（1） 此次，FR-4單片，介質厚度為0.5mm，外層銅箔厚度為0.035mm；
（2） 電腦圖像采集測量，內層銅厚度為14單位；
（3） 換算如下：
1單位=0.035mm / 14 =0.0025mm
3.3 反鉆孔情況測量
3.3.1 單面反鉆孔（正面8-1-1） （見圖4、表1）
3.3.2 兩面反鉆孔（正面8-1-1、反面8-8-1） （見圖5、6）
3.3.2.1 正面反鉆孔（8-1-1）（見表2）
3.3.2.2 反面反鉆孔（8-8-1）（見表3）
四、討論
4.1 反鉆孔深度一致性
4.1.1 單面反鉆孔（正面8-1-1）（見表4）
4.1.2 兩面反鉆孔（正面8-1-1、反面8-8-1）
4.1.2.1 正面反鉆孔（8-1-1）（見表5）
4.1.2.2 反面反鉆孔（8-8-1）（見表6）
4.2 介質厚度一致性
4.2.1 單面反鉆孔（正面8-1-1）（見表7）
4.2.2 兩面反鉆孔（反面8-8-1）（見表8）
4.3 反鉆孔深度控制反思
根據705反鉆孔后板的取樣，制作金相切片及觀測后，對反鉆孔深度的控制反思總結如下：
（1） 從此次試驗結果分析，出現了下述各種情況：
① 反鉆深度未至內層銅，距離為一個內層銅厚度； （見圖7）
② 反鉆深度剛好至內層銅；（見圖8）
③ 反鉆深度超過內層銅，達至一半銅厚度；（見圖9）
④ 反鉆深度超過內層銅。（見圖10）
（2） 部分反鉆孔深度超要求主要原因：
按照設計要求（0.1mm），結合多層板各介質層厚度統計，反鉆孔深度需控制范圍為：0.46～0.56mm。但實際操作過程中，反鉆孔深度為0.51mm，最終導致了實物部分位置反鉆超差。
（3） 反鉆孔深度誤差范圍：
兩個內層銅厚度（0.07 mm）。
（4） 數控反鉆孔設備：
名稱：HAAS VF-3
產地：美國HAAS公司
精度：定位精度±0.005mm，重復定位精度±0.0025mm
