前言：中文期刊網精心挑選了半導體技術發展范文供你參考和學習，希望我們的參考范文能激發你的文章創作靈感，歡迎閱讀。
半導體技術發展范文1
我們將半導體技術未來面臨的挑戰分為“近期(從現在開始直至2016年)”和“遠期(2017年以后)”兩部分。
3.1 概述
工業界的持續研發努力使得按比例縮小的進程重新加速并多樣化。閃存器件的按比例縮小仍然是2年一個周期,直至2010年。MPU則是兩年半一個周期,直至2013年;而DRAM則是3年一個周期。因此,“節點(node)”這個詞不再能夠對技術發展趨勢進行清晰的定義。在“工藝集成、器件和結構”一章中,我們可以看到有很多種改進MOSFET性能的方法,我們稱之為平面體MOSFET、FD-SOI MOSFET和Fin-FET的“并行發展”。
ITRS已經開始進入新的時代,業界開始應對CMOS按比例縮小的理論極限問題。有很多技術方面的挑戰,包括圖形生成、先進材料、形變工程(特別是對非平面器件結構),結的漏電、工藝控制,以及可制造性等。這些技術挑戰還包括CMOS器件和新的類型的存儲器器件的SoC和SiP集成。為了實現半導體工業的持續發展,需要面對所有這些基礎性的問題。
每個國際技術工作組提出的困難和挑戰收集在一起,歸總成為“綜述”一章中的“嚴峻的挑戰”一節。這一節是為了幫助讀者從整體上把握重大技術問題。
這些困難和挑戰分成兩大類:一是提高性能;二是經濟有效地進行生產。它們也被歸結在路線圖的“近期(從2009年到2016年)”和“遠期(從2017年到2024年)”時間框架之內。
3.2 近期的挑戰
3.2.1 提高性能
1.邏輯器件的按比例縮小[工藝集成、器件和結構,前端工藝,建模和模擬,以及計量]
平面CMOS工藝的按比例縮小將面臨著顯著的挑戰。按比例縮小的常規路徑是通過減薄柵介質的厚度,縮短柵長,并增加溝道摻雜濃度。這種方法可能不再滿足性能和功耗所設定的應用需求。新材料系統和新的器件架構的引入,以及連續工藝控制的改善,需要突破按比例縮小的壁壘。
等效柵氧化層厚度(EOT)的減薄將繼續成為嚴峻的挑戰,特別是對高性能和低運行功耗應用來說,更是如此,盡管高κ金屬柵材料(HKMG)已經開始得到使用。界面層的按比例縮小和/或硅-高κ界面的質量對22 nm及更先進的技術代的EOT按比例縮小來說,是十分重要的。引入更高介電常數(高κ)的介質材料,同時又抑制由于帶隙變窄引起的隧穿電流,也是近期需要面對的挑戰。需要綜合優化完整的柵層疊材料系統、最優的器件特征(功耗和性能)以及成本。這些材料的變化給MOSFET技術帶來了嚴峻的挑戰,而二氧化硅/多晶硅在長期以來作為最可靠的柵層疊系統一直扮演著關鍵的角色。
平面MOSFET需要高溝道摻雜以控制短溝效應,需要折中的因素是遷移率退化和增加的漏電功耗。在按比例縮小的器件中,使用摻雜來控制閾電壓也會導致閾電壓的離散性的增加,在電源電壓按比例降低的過程中,給電路設計帶來了困難。預期將會出現新的器件結構,例如多柵MOSFET(例如finFET)和超薄體FD-SOI。特別困難的問題是對超薄MOSFET的厚度的控制,包括它的離散性。對這些問題的解決方案應該是在電路設計和系統架構方面同時進行改善。
2.存儲器器件的按比例縮小[工藝集成、器件和結構,新興器件研究,前端工藝,建模和模擬,以及計量]
工業界的持續研發努力使得按比例縮小技術得以加速并變得多樣化?；A的存儲器包括獨立的和嵌入式的DRAM、SRAM以及NAND和NOR閃存。新型的存儲器包括硅/氧化層/氮化層/氧化層/硅(SONOS)、鐵電RAM(FeRAM)、磁RAM(MRAM)和相變存儲器(PCM)。
DRAM器件的挑戰是:在特征尺寸不斷減小的情況下實現足夠的存儲電容,高κ介質實現,低漏電流存取器件設計,以及對字線和位線的低方塊電阻材料。對獨立的DRAM,高κ材料當前被用于SIS結構的溝槽電容器。在2007年,需要實現金屬頂部電極,而在2009年,當50 nm以下的特征尺寸需要使用介電常數高于60的介質時,可能需要實現帶有高κ介質的完整的MIM結構。在SOC應用中,嵌入式的DRAM將帶來新增的集成方面的挑戰,例如:層疊電容器周圍的深接觸孔所需的接地規則和邏輯器件的接觸接地規則之間的匹配。
與層疊電容器相比,溝槽DRAM所需的先進電容器材料要推遲幾年才能實現,然而,對層疊電容器DRAM的單元尺寸因子是6,而溝槽DRAM的單元尺寸因子仍然是8。用于溝槽電容器的新的單元概念,依賴于能否使用3D陣列晶體管結構對常規的平面轉移器件進行替代,預期在65 nm技術代將得到使用,以緩解器件的按比例縮小問題。
閃存市場的快速膨脹將使得業界更加關注這些器件的材料和工藝方面的挑戰。隨著它們市場的加速發展,閃存器件正在成為關鍵尺寸按比例縮小和材料技術的新的技術驅動力。NAND閃存器件的有效尺寸F,現在看起來要領先于DRAM的半節距尺寸。
閃存器件的關鍵挑戰是隧道介質的不可按比例縮小性、多晶間介質的不可按比例縮小性、介質材料特性,以及尺寸的控制等。在閃存器件中,連續的按比例縮小和寫入電壓的降低需要使用更薄的多晶間氧化物和隧道氧化物。隧道氧化物必須要足夠厚,以保證足夠的保持時間;同時要足夠薄,使得擦除/寫入比較容易。多晶間介質必須要足夠厚,以保證保持時間;同時需要足夠薄,以便保持幾乎恒定的耦合比。隨著相鄰的多晶硅柵的縮小,控制柵多晶硅和浮柵的邊緣的交迭將不再可行。因此,高κ層間介質需要保持可接受的耦合比水平。閃存的挑戰也包括進入主流制造領域,以及新的存儲器類型和存儲概念,例如MRAM、相變存儲器和FeRAM。MRAM單元尺寸的可按比例縮小性和寫入功耗的降低需要在2008年就得到解決。FeRAM的關鍵問題與單元的耐久性、電源和單元尺寸的可按比例縮小性有關。MRAM和FeRAM繼續發展的另一個困難是它們可以經濟有效地和邏輯電路技術集成在一起。FeRAM要更加困難一些,而MRAM看起來似乎更加適合與后道流程集成在一起。如果能成功實現交叉點二極管(cross-point diode)和3D集成的話,那么,合成/過渡金屬氧化物阻性單元(Complex/transitional metal oxides resistive cell)有潛力用于高密度應用。
3.高性能和低成本的RF和模擬/混合信號解決方案[用于無線通信的射頻和模擬/混合信號技術]
在
信號隔離,特別是芯片的數字電路與模擬電路之間的信號隔離,隨著芯片的復雜度和工作頻率的日益增加和電源電壓的日益降低,將變得越來越具有挑戰性。通過電源和地耦合的噪聲,可以通過設計技術來應對,降低襯底耦合的噪聲可能需要大量的創新。
4.新的柵層疊工藝和材料[工藝集成、器件和結構,以及前端工藝]
等效柵氧化層厚度的不斷降低,已經開始成為與未來器件按比例縮小相關聯的最困難的挑戰之一。更高的介電常數(高κ)和金屬柵電極需要在2008年前后開始引入。及時實現這些技術,將需要應當對多個挑戰性的問題,包括對柵電極功函數的適當調節,保證充分的溝道遷移率,以及柵層疊的完整性等。由于界面層的控制和高κ材料的可用性等問題,在集成器件中,5?以下的高κ材料的可按比例縮小性仍然是一個嚴峻的挑戰。對遷移率和柵介質漏電流的影響是在這個高度按比例縮小的EOT水平上需要積極應對的問題。此外,高κ材料的可靠性,包括介質擊穿特性(硬擊穿和軟擊穿),晶體管的不穩定性(電荷陷阱、功函數穩定性、金屬離子游離或擴散)等問題,都必須要解決。
在2008年,在先進的微處理器中實現了基于硅的場效應晶體管的柵層疊方面的重要突破,即使用基于鉿的介質(介電常數值大約為20)來取代氮化SiO2介質。摻n的和摻p的多晶硅柵電極也被雙功函數金屬柵所取代,消除了多晶硅的耗盡效應。然而,使用適當的金屬柵并在16 nm技術代將柵氧化層的EOT減薄到0.8 nm以下,以及在16 nm技術代以后減薄到0.6 nm以下,仍然是未來與器件按比例縮小相關的最嚴峻的挑戰。需要更高介電常數的介質并具有和硅之間的足夠的導帶和價帶的便宜,以及更薄的界面二氧化硅層。減少多柵器件的柵層疊的界面態是16 nm及更先進的技術代的嚴峻挑戰之一。另一個關鍵的挑戰是高κ介質和硅之間的界面層的按比例縮小,同時不產生由越來越明顯的庫侖散射和遠程聲子散射導致的溝道遷移率惡化。更高遷移率的材料,例如鍺,鍺硅,以及III-V族化合物半導體,將會被用來增強溝道載流子輸運能力,這給未來的高κ介質層疊帶來額外的困難,這是因為層疊結構的表面特性比較復雜,并缺乏高質量的自然的界面氧化層。必須要解決對更新的高κ氧化層材料的可靠性的要求,包括介質擊穿特性(硬擊穿和軟擊穿),晶體管不穩定(電荷陷阱、功函數穩定性等)。
DRAM的不斷地按比例縮小使得我們必須在更小的單元面積中制備存儲器電容,同時,為了保證被存儲數據的可靠性,也要求電容數值至少不能低于25～35 fF。這導致了高介電常數(高κ)介質材料的引入,例如四方晶系的氧化鋯、氧化鉭、摻雜Ba/Ti的高κ介質或這些材料的多組分層疊結構,以及3D存儲器結構。在亞45 nm技術代之后將等效氧化層厚度縮減到3 ?以下,同時保持很低的漏電流水平(每單元幾fA),是DRAM工業界面臨的一個嚴峻挑戰。
另一方面,對閃存器件,持續的按比例縮小和寫入電壓的降低,將需要使用更薄的多晶間和隧道氧化層。隧道氧化層必須要足夠厚以保證足夠的保持時間,但同時它也需要足夠地薄,以使得擦除和寫入變得更加容易。而多晶間的氧化物也必須要足夠厚以保證保持時間,同時又要足夠薄以保證幾乎恒定的耦合比。這個困難的折衷問題阻礙了按比例縮小,這需要將高κ材料和3D結構的器件引入到閃存工藝。盡管通過電荷陷阱層或內嵌的納米晶體層來取代浮柵會對按比例縮小有所幫助,但是,在讀寫循環中,如何在按比例縮小的器件空間內的陷阱層中保持足夠多的電荷量以確保充分的讀出裕度,是一個嚴峻的挑戰。這在多級單元(MLC)中將變得更加嚴峻,在MLC中,不同的存儲位之間只有不到十個電子的差別。
5.32 nm和22 nm半節距[光刻]
32 nm半節距是光刻成像方案的一個關鍵的轉折點。193 nm的水浸沒工藝的有限的數值孔徑難以充分解決這個節距的問題,除非通過雙圖形生成或曝光過程,將密集的節距分離成為更大的節距。然而,光刻的成本也將加倍。波長降至13.5 nm的遠紫外線光刻(EUVL),要比ArF激光的水浸沒式光刻的波長短一個數量級,給工業界帶來了發展摩爾定律的明確的希望。在半節距達到11 nm之前,不需要二次曝光,因此,對設計規則的限制會更少。然而,EUVL仍然需要高能量、高效率的光源、更耐久的光刻膠、無缺陷和高平整度的掩模板,以及相關的基礎設施。在這些領域內的開發工作是很繁重的。多電子束無版光刻還處于早期開發階段,它有潛力消除掩模板存在的問題,取消一些限制性較強的設計規則,并提供制造的靈活性。已經有兩種早期的α級設備在開發之中。在展示高分辨率成像和CD控制方面,已經取得了一些進展。還需要在制造設備的開發時間表、成本、缺陷、套刻精度、光刻膠等領域進行研究。
對22 nm半節距光刻來說,水浸沒的193 nm掃描器和雙圖形生成方法,會嚴重地影響極大的掩模版誤差增強因子(mask error enhancement factor,MEEF)、晶圓線條邊緣粗糙性和設計規則限制等問題。通過兩次以上通過圖形生成工具可以以更高成本為代價對上述問題有所緩解。EUV系統的數值孔徑必須要提高到0.36以上,以便能夠使k1系數和用于32 nm半節距的0.25的半節距可比。增加成像透鏡的數量是可能的,但是會導致需要更高的能量源并限制吞吐率,因此,在經濟上是缺乏吸引力的。多電子束無版光刻屆時將會得到更好的開發,但是它無法支持在相同光刻場尺寸下增加像素數量所需的高寫入速率或并行操作。如果能夠實現每次曝光和工藝的成本不變,并且面積和基于掩模版的曝光工具類似,則它將很可能成為邏輯電路和存儲器應用中最為經濟的、受到廣泛歡迎的解決方案。
6.掩模版[光刻]
掩模版技術正在變得越來越昂貴和困難。掩模版的成本每經歷一代,都會大幅上升。不斷增加的分辨率加上越來越大的掩模版誤差增強因子(mask error enhancement factor,MEEF),以及更高水平的母版增強技術(reticle enhancement technology,RET)使得掩模版的關鍵尺寸不均勻性和放置精度都難以得到滿足。掩模版的特征尺寸正在向亞分辨率(sub-resolution)方向發展,而有限的吸收厚度和極化的照明使得這些問題變得更加惡化。遠紫外線(EUV)掩模版的要求更加嚴格,它需要無缺陷的超平基板,并且需要在無保護膜的情況下曝光。檢驗先進掩模版是非常昂貴和費時的。對現實的檢驗波長來說,檢驗的分辨率已經接近極限。對光化學的掩模版的檢測和驗證最終對EUVL來說是不可避免的。這又進一步增加了EUV掩模版基礎設施的成本和復雜性。
7.光刻膠[光刻]
光刻膠的線條邊緣粗糙度(Line edge roughness,LER)一直保持在相同的絕對值水平上,因此,它占關鍵尺寸的百分比更大了。隨著圖形的幾何尺寸的縮小,散粒噪聲開始成為問題。光刻膠在顯影以后的坍塌將會限制其高寬比在2.5-3之間,因此,減薄了每一代工藝進步后的絕對光刻膠厚度。通過使用浸沒式光刻技術,光刻膠材料的顯影過程必須要保證盡可能少出現由光刻膠引發的缺陷率,這進一步限制了材料的選擇。對EUVL,光刻膠的氣體釋放會對精密的反射性光學表面形成污染。在為實現高吞吐率而選擇高靈敏度光刻膠、為降低散粒噪聲而選擇低靈敏度光刻膠、低LER等因素之間的折衷,將帶來更多的問題,而不僅僅是光刻膠坍塌問題。電子束光刻膠也必須在靈敏度、散粒噪聲和LER之間進行折衷。但是靈敏度要求不像EUVL那么高。
8.CD和LEFF控制[前端工藝,光刻,工藝集成、器件和結構]
隨著柵長的激進的按比例縮小,關鍵尺寸(Critical Dimension,CD)的控制歷來都是光刻和刻蝕領域內比較嚴峻的挑戰之一。特別是近來通常利用光刻膠的減量應用和邊墻的剖面控制來使有效柵長(Leff)最小化,這使得關鍵尺寸控制變得越來越困難。盡管可接受的柵長3σ離散性被光刻和刻蝕技術以一個最優的比例分擔,但是兩種技術的容差都已經接近了它們的極限。目的在于提高設計規則性的、限制性越來越強的設計規則已經成為幫助實現近期按比例縮小的關鍵尺寸控制的主要促進因素。線條邊緣粗糙度(LER)已經成為器件離散性的關鍵因素。對LER的控制將給圖形生成工藝(刻蝕和光刻)和計量工作在精度和吞吐率方面帶來了嚴峻的挑戰。此外,新的柵材料和非平面晶體管結構的引入面臨著多得多的挑戰,包括選擇性刻蝕工藝和受控邊墻特征的各向異性等。
9.引入新材料以滿足導電性和介電常數的需求[互連]
為了盡量減少信號傳輸的延遲,工業界已經在130 nm工藝中通過雙金屬鑲嵌工藝引入了高電導率金屬和低介電常數(低κ)材料。在45 nm技術代已經開始引入更低介電常數的介質。持續按比例縮小的互連給技術的開發和制造帶來了越來越大的挑戰?？焖僖胄碌慕饘?介質系統變得十分重要。對低κ介質材料,常規的方法是引入同質的多孔低κ材料。減小由于可是和CMP工藝造成的κ值損耗對更加多孔的材料來說,變得越來越重要。另一個方法是空氣隙。它在低κ材料中加入更大體積的空氣隙,得到了更低的有效κ值,因而十分引人注目。在加入空氣隙的不同的技術中,可使用熱學方法或紫外線退化的犧牲層方法,是低成本方法之一。此外,低κ材料必須要有足夠強的機械強度,以便能夠經歷劃片、封裝和裝配過程而不受到損壞。對金屬而言,由于銅的金屬阻擋層或介質界面及晶粒邊界處的電子散射造成的窄銅線的電阻率的上升速度越來越快。此外,需要使用非常薄的、保形的低電阻率阻擋層金屬和銅集成在一起,以實現需要的低電阻率和良好的可靠性。
10.設計出可制造的互連[互連]
導電的和低κ材料的集成必須要滿足材料、幾何尺寸、平面性和電學方面的需求。需要具有良好的機械、化學、熱學和物理特性的低κ材料和其它可能引起損傷的工藝(特別是干法和濕法刻蝕、灰化、濺射和拋光)以有利于制造的方式結合在一起。缺陷、離散性和成本都必須要特別地考慮以保證實現可制造的工藝。互連技術的發展應該能夠應對傳統的按比例縮小或功能多樣的等效按比例縮小所面臨的性能、功耗和可靠性問題。由于傳統的按比例縮小的材料解決方案無法獲得足夠的性能,因此,近些年來提出了一些新技術,例如3D結構(包括密集節距硅通孔(tight pitch through silicon vias,TSV))或空氣間隙結構,不同的信令方法,新的設計和封裝選擇,使用不同的物理和激進解決方案的新興的互連方案等。這些創新技術給新的材料系統、工藝集成和CMOS兼容性、計量、可預測的建模和用于互連封裝架構設計的優化工具等,帶來了嚴峻的挑戰。
11.電源管理[設計]
經濟有效地從封裝好的芯片處去除熱量,使得在可預見的未來能夠保持穩定。由于晶體管數量在每個技術代翻一番的推動,電源管理現在成了多數應用門類中最主要的問題。電源管理方面的挑戰需要在多個層面上進行應對,特別是系統、設計和工藝技術。為了限制系統動態功率和漏電流功率的電路技術包括:多Vdd、時鐘分布的優化、頻率分級、互連架構、多Vt器件、良好的偏置、模塊關閉等。實現這些方法所面臨的挑戰包括:向系統設計需求的向上擴展,CAD設計工具在電源優化方面的連續改善(包括針對工藝離散性的設計魯棒性),以及新器件架構在漏電流和性能等方面的需求等。
12.用于高頻(高達160 GHz)應用的電路元件和系統建模[建模和模擬]
對非準靜態效應、襯底噪聲、高頻和1/f噪聲、溫度和應力與版圖的依賴性和寄生耦合等因素的精確、高效的建模是至關重要的。在把工藝凝聚到電路建模之前,需要提高包括統計數字(包括關聯)的計算機效率,能夠連續地處理局域和全局的離散性。為了支持對器件和電路的同時優化,需要支持使用工藝、器件/電路模擬的高效功能塊/電路級評估。需要有能夠用于III-V族半導體、CMOS和高壓器件的簡化模型。還需要有用于可變電抗器、電感器、高密度電容器、變壓器和傳輸線的簡化的可按比例縮放的模型。用于RF簡化模型的參數提取或許能夠減少RF測量工作。參數應該能夠從標準的IV曲線和C-V測量中提取出來,如果需要的話,應該能支持模擬。極端的射頻應用,例如77 GHz汽車雷達,已經接近100 GHz的范圍。40 GHz應用領域內的三次諧波失真需要將諧波建模推至120 GHz。對具有全局影響的效應進行建模變得越來越重要,例如串擾、襯底回路、襯底耦合、電磁輻射和熱效應等等。需要將CAD工具進一步提高,以支持異質集成(SoC+SiP),通過對功能塊、互連、芯片和封裝的交互模擬,實現對不同技術的處理,并覆蓋和結合不同的建模、仿真層次以及不同的模擬領域。
13.對納米結構的前端工藝建模[建模和模擬]
先進的超淺結的形成對支持器件特征的持續按比例縮小來說,是至關重要的。毫秒級的退火和SPER預期將會被廣泛用于減少擴散并提高激活程度。在毫秒級的退火和SPER期間的摻雜物擴散/激活以及損傷的進程的建模能力和對模型參數的精確校準,是至關重要的。需要不同的溝道材料來增強遷移率,因此,需要對不同的硅基襯底材料進行建模,包括Si、SiGe:C、Ge、SOI、外延層,以及超薄體器件。這類建模也需要考慮一些新增的因素,包括:薄層中的可能的各向異性、協同注入和應力依賴性、層上的影響包括界面效應和層形成的熱學過程。需要對先進注入技術的建模,例如使用分子核素來減少損傷等技術。外延工藝,例如SiGe:C,需要擴展用于具有復雜幾何形狀的多溝道器件,因此,對外延生長層的建模應該包含形狀和形態,這對優化外延工藝是很有用處的。業界將繼續廣泛使用應力來增強器件遷移率。需要對應力做更精確的建模,包括工藝過程中的材料特性演進(例如退火過程中的塑性變形、由于缺陷生成導致的應力松弛等)。需要對計量和超淺結2D/3D摻雜、應力剖面的反向建模持續地細化改善,以幫助對模擬模型和參數的校正。預期器件將會越來越偏離于準2D,成為3D的器件,因此,需要更加先進的3D網格,以提高3D計算效率和精度,特別是對可移動邊界來說,就更加需要3D技術。建模層次將從原子級到連續性建模,用于對體硅和界面處的摻雜物和缺陷進行建模,以幫助理解與納米級特征相關的效應。高κ/金屬柵預期將成為基本的結構,因此,對高κ/金屬柵的功函數的建模是非常重要的。
3.2.2 經濟有效地進行生產
1.最高質量的設計實現生產率的按比例提升[設計]
每過一個技術周期,可用的晶體管數目增加一倍,設計復雜度也相應增加。為了在工藝技術進步的同時保持設計質量,設計生產率也應該隨著設計復雜度的增加而相應增加。提高設計生產率及其IP可復用性是今后主要應該考慮的問題。高層次抽象、基于平臺的設計、多處理器的可編程性、設計驗證、模擬和混合信號電路的綜合等問題,對以和工藝技術代類似的發展速度來按比例提高設計生產率,有重要作用。經濟有效的產品制造也需要在可制造設計方面獲得持續改善,特別是盡可能減小設計時器件的性能功率對器件離散性和版圖風格的影響,光刻友好的設計(使常規的版圖風格與越來越嚴格的設計規則相一致),以及可測試設計和可靠性設計。進一步改善的領域包括新設備、方法和軟件,用于:(1)有效地定位由DFT掃描診斷和BIST發現的問題;(2)物理失效分析技術;(3)高效、地實現精整后的DFM解決方案。
2.實現越來越復雜的器件的測試[測試和測試設備]
設計和工藝之間的迭代改善過程進一步增加了下一代技術的復雜性,這給量產提升的成品率學習過程帶來了嚴峻的挑戰。硅上的實際器件特征可能會依賴于版圖環境,有可能難以通過模型來描述。因此,異常的產品行為,無論是硬缺陷還是由參數漂移造成的缺陷,可能都會變得越來越惡化。對產品失效的測試和分析的效果和效率,成為成品率快速提升的關鍵性因素。盡管半導體失效分析將隨著技術的發展而發展,但是仍然需要付出更大的努力來縮短尋找產品失效的周期時間并通過工藝和設計方法來修正這些問題。
3.繼續對測試進行經濟方面的按比例發展[測試和測試設備]
摩爾定律預測的繼續按比例縮小的經濟性,并不能直接體現在測試上?？蓽y試設計(Design For Test,DFT)的創新、結構化測試技術例如掃描測試等的廣泛使用,以及更高層次上的測試并行化的實現,到目前為止都很成功地使測試成本得以控制。然而,對越來越復雜的器件、越來越高的質量要求和對并行測試的實際限制,這些新的測試需求將在未來帶來嚴峻的挑戰。特別是測試工具(例如探卡)等,無法按比例提高,如果當前的發展趨勢繼續下去的話,可能會給總測試成本帶來影響。新器件架構或集成方法的測試學習曲線的加速,對保持測試成本的按比例縮小曲線和整體技術成本的按比例縮小目標的協同一致,是非常關鍵的。產品成本的優化應該在設計、制造、成品率學習以及對保證交付產品的整體質量之間取得平衡。對自動化測試設備(ATE)的整個測試程序的自動生成,測試的收斂和系統復雜性解決方案,測試硬件接口的模擬和建模的集成,以及將測試接口硬件和儀器的仿真和模擬集成到器件設計過程中去,給測試成本的按比例降低帶來了有挑戰性的機遇。
4.積極響應迅速變化的復雜業務需求[工廠集成]
為了積極響應客戶們迅速變化的復雜業務需求,除了集成的器件制造商(IDM)以外,不同的業務模式,例如無生產線設計公司(fabless),代工廠,合資企業和外包等,近年來在世界各地不斷涌現并發展壯大。此外,必須要注意到,高混合度和低產量的制造業務模型的需求非常強烈,以便能夠及時響應不同客戶們對SoC器件的需求。這些需求在幾個領域內帶來了近期的挑戰,例如:將更多的和不同類型的測試設備集成起來,軟件應用,以及在降低快速量產提升時間的同時使用全功能的軟件系統來管理工廠的復雜性。
建立起包括從設計、掩模版制造、前端生產線(front-end-line,FEOL)、后端生產線(back-end-line,BEOL)到測試和封裝等在內的信息交換/控制系統,是一個嚴峻的挑戰。對工廠產能和性能的建模以優化產出,改善加工周期,以及降低成本等的持續改進,是成功的高混合度工廠運營的成功關鍵。
5.在制造成本和周期之間的折衷[工廠集成]
增強的工具可用性,材料處理自動化程度的改進和用于運營靈活性和控制的系統,單晶圓制造,以及非生產性晶圓(NPW)的減少和消除等,是300 mm晶圓線為滿足加工周期和成本降低所進行的持續改進的代表領域。從300 mm向下一代晶圓尺寸(即450 mm)進行的轉移是半導體工業在2014年-2016年時間框架內面臨的另一個關鍵挑戰。這個轉移被認為是能夠同時滿足30%的單位芯片成本降低和50%的加工周期的提高。
6.滿足市場變化的成本和性能需求[裝配和封裝]
“More than Moore”正在推動封裝技術的快速變革。一切都在改變:架構、材料、工藝和設備。很多新材料將在未來幾年內引入到IC封裝領域,以便更好地滿足環境保護的需求,改善封裝性能,并和45 nm半節距以及更細線條的工藝中使用的銅互連中的低κ介質相兼容。納米材料給封裝業界帶來了重大的機遇。3D/SiP封裝需求正在催生新的技術:層疊芯片、晶圓級封裝、硅穿孔、無源網絡中介層、內置式元件、晶圓間的鍵合、芯片和晶圓間的鍵合,以及新材料等。對汽車電子的封裝,混合燃料和電動汽車的快速增長將帶來新型的電子器件,以及新的一組環境條件。
7.對片外元件的集成解決方案[用于無線通信的射頻和模擬/混合信號技術,裝配和封裝]
系統級封裝已經被開發用以滿足不同應用和系統需求,特別是在快速變化和增長的便攜式無線通信設備市場。將這些SiP解決方案集成為一個統一的設計平臺,正在變得越來越重要。MEMS或其它工藝使用的高Q RF器件通常是片外器件,因此,需要以“集成無源器件(integrated passive devices,IPD)”的形式制造出來。在基板上形成無源元件(與插入分立元件相對),通常涉及到新增的材料,例如電容器使用的高κ介質,電阻性薄膜或電阻器使用的焊膏,以及電感器使用的高介電常數(高μ)材料。對這類嵌入式無源元件的工藝簡化,是實現經濟有效的替代技術的關鍵挑戰。測試和調整也帶來了顯著的挑戰,特別是在封裝或裝配工藝之后的測試和調整,更具挑戰性。設計者需要包括工藝容差和電路及測試機寄生元件的精確模型,以便在制造之前能夠精確地對嵌入式元件進行模擬。需要解決嵌入式無源元件缺乏CAD工具的問題。
8.化學和材料的評估[環境,安全和保健]
新化學制品/材料/工藝的引入需要有新的迅速的評估方法以便能夠鑒別這些化學制品/材料的使用是否對人類健康、安全和環境造成危害。盡管這些方法還需要進一步評估是否滿足環境、安全和保健的需求,我們現在已經迫不及待地需要使用它們來加速工藝改造的進程。因此,近期的挑戰應該包括減少工藝中使用的可能導致全球變暖(global warming potential,GWP)的化學品的排放、向完全無鉛封裝的轉移,以及對新的材料/化學品的穩健而快速的評估方法以克服技術障礙同時符合環保要求。
9.資源的保護[環境,安全和保健]
由于工業的不斷增長以及半導體技術向更精細線條和更大尺寸晶圓的發展,自然的趨勢是會增加水、能量、化學品,和其它材料的應用。資源的保護成為一個很重要的問題。它涉及環境資源是否具備,是否可持續提供;影響到生產成本,制造廠位置的選擇,以及廢棄物品的處置等問題。因此,開發一系列有利于資源有效利用的工藝設備是必要的。需要對化學品和材料的利用以及設施和工藝設備的能耗的降低進行持續改善,同時,要進一步改善超凈間的高效熱能管理。
10.多種致命缺陷的探測以及信噪比[成品率的提高]
當前的檢驗系統探測小尺寸缺陷的能力預期能夠以和技術周期所要求的特征尺寸按比例縮小的相同速度甚至更快的速度發展?？梢栽黾訖z測的靈敏度以應對缺陷尺寸的發展趨勢;然而,如何能夠高效地、經濟地從一系列噪擾(nuisance)和偽缺陷中找出真正感興趣的缺陷(defects of interest,DOI),是一個重要的挑戰。從探測單元和樣品中降低背景噪聲,是提高缺陷描述時的信噪比的重要挑戰。深寬比的增加和互連復雜度將繼續帶來更多的困難,同時,也給檢測工具的開發帶來機遇。
11.高吞吐率邏輯診斷能力[成品率的提高]
隨機分布的邏輯電路區對系統成品率的損失機制(例如,圖案處于光刻工藝窗邊緣時)非常敏感。解決方案是存在的,但是需要持續改善。在達到隨機缺陷限制的成品率之前,系統的成品率損失機制應該能夠有效地鑒別出來,并且通過在產品設計時嵌入的邏輯診斷能力來進行應對,系統地加入到設計流程中去。由于不同的自動化測試碼的生成(automatic test pattern generation,ATPG)的流程的適應性可能存在問題;當加載大量的邏輯診斷覆蓋所需的測試矢量時,自動化測試設備的結構可能會導致測試時間和每個管芯的邏輯診斷時間的顯著增加。
12.晶圓邊緣和斜面控制及檢測[成品率的提高]
與晶圓邊緣和晶圓的斜面相關的缺陷和工藝問題可能會導致成品率降低。在缺陷探測、吞吐率和晶圓邊緣和斜面檢測工具的擁有成本方面的開發和持續改善,對先進器件技術的成品率提高來說,正在變得越來越重要。
13.工廠和公司范圍內的計量集成[計量]
應當仔細選擇計量方法,并且基于擁有成本(cost of ownership,CoO)對工藝控制進行統計的優化?，F場和在線計量正在成為嚴格工藝控制和提高吞吐率的先決條件。來自所有計量方法(即在線和離線計量)的信息,和先進工藝控制(advanced process control,APC)、故障探測和分類(fault detection and classification,FDC)及其它系統相結合,將被集成到一個數據庫,用于確定工藝控制參數,用于將計量信息和成品率結合起來分析,以提高成品率。這種高效、無縫的集成需要確立工藝控制器和接口、數據管理以及數據結構的標準。預期需要對傳感器進行持續改進,包括校正和傳感方法以及數據處理等。開發新的傳感器必須要和先進工藝模塊和不斷增加的深寬比層級的開發同時進行。
14.復雜材料層疊、界面特性和結構的測量[計量]
金屬柵高κ柵層疊,先進的形變和遷移率增強技術,以及先進的互連和低κ介質結構,需要測量方法和標準在關鍵尺寸(膜厚、特征尺寸、LER等)、材料的物理特性(例如形變)和電學特性包括界面特征(例如功函數、界面態等)等方面的持續改進。前端和后端的薄膜層疊結構的計量,通常提供的是來自較大的測試結構的平均物理或電學特。因此,需要在近期實現正常尺寸下對層疊結構的特征分析。
15.關鍵計量方面的考慮-精度和不確定性[計量]
將測量和路線圖中的數值比較時,有幾個重要考慮。這種比較是否有效,強烈地取決于如何進行這種比較。對路線圖的精確性的常規解釋是根據單件設備的可重復性決定的。“精確性(precision)”這個術語最好能夠更廣義地從不確定性(uncertainty)這個角度來理解。測量誤差是時間(可重復性)、工具(工具-工具之間的匹配)以及采樣(樣品-樣品偏差的離散性)的復雜函數。因此,測量的不確定性是由總的測量-測量、工具-工具和樣品-樣品之間的偏差離散性來決定的。根據儀器和應用的不同,這些誤差分量的重要性也可能會有差異。
16.光刻計量[計量]
光刻的計量將繼續受到快速發展的圖形生成技術的挑戰。對晶體管柵長離散性的正確控制始于掩模版技術。事實上,掩模版誤差因子(mask error factor,MEF)的較大數值需要在掩模版層次的更加嚴格的控制,因此,需要開發更加精確的計量技術。掩模版計量技術包括對正確印制圖形的光線的相位的測量。晶圓上關鍵尺寸和套刻的測量也正在變得越來越具挑戰性。對工藝控制和產品安排的測量繼續推動著精度、相對準確度和匹配的提高。研究和開發活動的加速對提供未來技術代的可行的關鍵尺寸和套刻計量技術來說,是非常重要的。所有這些問題,都需要改善的方法,用以對測量能力進行評估,這是另一個重要的計量方面的挑戰。
3.3 遠期挑戰(2017年至2024年)
3.3.1 提高性能
1.對漏電流功耗的管理[設計]
功耗問題是一個非常急迫的挑戰,然而,漏電流或靜態電流將在遠期成為工業界的主要危機,威脅著CMOS工藝自身的生存,正如雙極技術在十幾年前受到威脅并最終被拋棄一樣。漏電流功耗隨著幾個關鍵的工藝參數(例如柵長、柵氧化層厚度和閾電壓等)呈指數性變化;這給按比例縮小和器件的離散性都帶來了嚴峻的挑戰。對低功耗器件來說,漏電流每個技術周期都增加十倍,這里,強調的是源極和漏極的漏電流之和。因此,設計技術的提高必須要成為保持恒定靜態功耗的主要力量。需要在高溫和腐蝕性的化學工藝處理后仍然保持期望的材料/器件性能。需要在技術開發的早期就發現并應對可靠性問題。
2.使用先進的、非傳統CMOS溝道材料[工藝集成,器件和結構,新興器件研究]
對高度按比例縮小的MOSFET,為了獲得更充足的驅動電流,需要使用具有增強的熱速度和源端注入的準彈道運行模式。最終,可能會需要高傳輸速度的溝道材料,例如III-V族半導體,或硅上的鍺薄溝道,甚至半導體納米線、碳納米管、石墨烯等其他材料。需要將非傳統CMOS器件物理地或功能性地集成到CMOS平臺上。這種集成需要在硅襯底上外延生長異質的半導體材料,這是很有挑戰性的。
3.新存儲器結構的尋找、選擇和實現[工藝集成,器件和結構,新興器件研究]
密集線的、快速的和低運行電壓的非易失性存儲器將是眾望所歸,最終的密度的按比例縮小可能會需要三維架構,例如在單片集成中的垂直可層疊的單元陣列,并且具有可接受的成品率和性能。DRAM的按比例縮小預計會越來越困難,特別是介質等效氧化層(EOT)的按比例縮小。獲得極低的漏電流和功耗也將是很困難的。所有的現存的非易失性存儲器形式都面臨著基于材料特性的極限。成功將依賴于找到并開發出替代性的材料和、或開發出替代性的新興技術。
4.通過非常規方法實現從傳統的按比例縮小向等效的按比例縮小和功能多樣化發展[互連]
線條邊緣粗糙度、溝槽深度和剖面、通孔邊墻粗糙度、刻蝕偏置、由于清洗造成的減薄、CMP效應、多孔低κ空洞和邊墻的交叉、阻擋層粗糙度和銅表面粗糙度等,都將對銅線的電子散射有負面影響,并導致電阻率的增加?；ミB層的增加,加上新材料的使用、特征尺寸的減小、與圖形相關的工藝、替代性存儲器材料的使用、光學和RF互連等因素,使得困難不斷增加。高深寬比結構的刻蝕、清洗和填充,特別是低κ雙金屬鑲嵌結構和納米級的DRAM,都是嚴峻的挑戰。用于制造新結構的材料和工藝的結合,帶來了集成的復雜度?；ミB層的增加使得熱機械效應出現了惡化。新器件/有源器件可能會加入到互連線上。三維芯片層疊由于能夠提供功能的多樣性,因而巧妙地克服了傳統的互連按比例縮小的缺陷。滿足成本目標的工程上可制造的解決方案是關鍵的挑戰。
5.光刻膠材料[光刻]
化學放大的光刻膠敏感度的極限,由于酸擴散長度的問題,會在22 nm半節距之后出現。隨著器件的激進的按比例縮小,需要的柵關鍵尺寸控制水平降低到1.5 nm(3σ),而2016年,對每一種光刻解決方案來說,線條寬度縮窄都將會達到
6.CMOS和存儲器器件向新的結構的轉變[前端工藝]
CMOS和存儲器器件的按比例縮小存在著幾種共同的可能性。預期將通過新材料、新結構和/或3D集成,隨按比例縮小(等效的按比例縮小)共同前進。其中,CMOS基礎結構的選擇是非常困難的,例如,溝道材料和多柵結構將需要同時開發新的工藝技術。這些技術包括起始材料、表面準備、光刻、圖形的刻蝕以及帶有增強技術的柵層疊、摻雜、計量、工藝的均勻性和可靠性等。一旦做出選擇,就無法后悔。需要在國際路線圖工作組間,在工藝集成和制造的所有方面進行討論和協調。在存儲器領域,基于電荷的器件面臨著物理極限,例如離散性和串擾。為了保持成本、功能、創新技術的可持續按比例發展的趨勢,需要通過新的數據存儲機制或經濟有效的3D集成來實現。
7.非破壞性的生產級晶圓測量及掩模板級的顯微鏡方法[計量]
需要有用于3D結構關鍵尺寸測量的非破壞性(無表面的充電或沾污)和高分辨率的晶圓/掩模版級的顯微技術。需要深刻理解實際物體和通過儀器分析出的波形之間的關系,以改善關鍵尺寸的測量,包括物理特征的測量。需要改善表面的充電和沾污,以及傳感器和傳感方法。需要具有失常校正的新設計,用于高分辨率和更高的吞吐率的計量。高分辨率光學器件、波形分析和非充電技術的結合,使得我們可以精確地掌握3D結構的關鍵尺寸測量,包括鑲嵌工藝的邊墻形狀和溝槽結構的測量。同時,關鍵尺寸計量工具也必須使用標準參考材料或結構進行校正,以便能夠進行可靠和穩定的測量。
8.將芯片、無源器件和襯底集成在一起的系統級設計能力[裝配和封裝]
將系統設計和制造在多個公司中間區分開來,使得對性能、可靠性及復雜系統的成本的優化變得非常困難。需要有對信息類型和信息質量的管理的復雜標準,以及信息傳遞的結構。內置式的無源元件可能需要集成到“焊凸”中,以及襯底中。
9.材料技術[新興材料研發]
為了能夠推薦具有可控特性的材料,在定義、排序和達成共識以便推薦可能的解決方案時,存在著大量的困難。此外,這些特性必須要足夠詳細地定義,以便最終能夠及時地轉移到工藝和集成器件結構工作組,進行進一步的實踐研發工作。這些特性必須要能夠描述新興器件在納米尺度下、高密度情況下的工作情況,并落實在長程的路線圖時間表中。為了改善對高密度器件的材料特性的控制,需要對材料綜合的研究進行協調,并和新的、改善的計量和建模并行地集成起來。
10.傳統的CMOS制造技術之后的的不確定的技術[工廠集成]
取代傳統的CMOS器件的新的器件類型的不確定性,以及它們的制造需求的影響,將對工廠設計有較大的影響。由于工業界尋找和開發新器件的時間表以及創造新的、革命性的和突破性的工藝技術的不確定性,需要對下一代工廠進行建模和設計,并使其具有廣泛的靈活性。未來的工廠必須要有能力通過早期研發和及時量產實現靈活性和低成本工業轉移,并考慮到給定的芯片尺寸每年等效晶體管尺寸縮小0.7倍的潛在困難,并具有成本效率。推測、定義和實現工廠集成的資源,對工業界來說是一件很困難的事情。
3.3.2 經濟有效地進行生產
1.新材料的工藝和電學特性的建模[建模和模擬]
計算材料科學工具需要能夠預測器件和互連中應用的新材料的材料綜合、結構、特性、工藝選擇和運行的行為。特別需要建模的領域包括:柵層疊、對介電常數的預測性建模、體極化電荷、表面態、相變、熱機械(包括遷移率的應力效應)、光學特性、可靠性、擊穿、漏電流(包括能帶結構),以及源自工藝、材料和結構狀態的隧穿等。3D互連的新的集成需要對空氣隙進行建模,還需要數據對超薄材料特性以及新的超低κ材料(它的模型需要能夠預測工藝對它們的內在性能的影響)進行建模。需要使用建模方法輔助計量,在下述因素之間建立起聯系:基本原理的計算、簡化的模型(經典MD或熱動力學計算)以及計量(包括ERD和ERM應用)。用于數據庫積累的半經驗的計算正在變得越來越重要。
2.在線缺陷特征化及分析[成品率的提高]
由于需要處理更小的缺陷尺寸和特征尺寸,需要光學系統和能散X射線電鏡系統的替代技術來實現高吞吐率在線特征分析和對小于特征尺寸的缺陷的分析。需要分析的數據量大幅度增長,因此,需要有新的方法用于對數據進行分析處理以保證質量。
3.成本控制和投資回報[光刻]
將光刻技術推進至22 nm半節距需要引入新的光刻技術,例如擴展的紫外線光刻(Extended-Ultraviolet Lithography,EUVL),或諸如多次圖形生成等新技術。所有的這些技術都將給單次曝光的浸沒式光刻工藝帶來很大的變化,當前的目標是32 nm閃存非接觸多晶半節距和45 nm DRAM接觸的M1半節距技術周期。因此,持續地改善曝光工具成本與吞吐率的比值,可能是一個無法解決的困難。掩模版成本是光刻成本的一個重要組成部分,因此,需要開發經濟有效的后光學掩模版。同時,預期經濟有效的光刻系統將會用于未來的450 mm晶圓技術代的制造。
4.用于成品率學習的測試 [測試和測試設備]
測試的表面上的作用是作為理解基礎的缺陷機制和工藝裕度的反饋環,而幫助實現快速的制造工藝成品率學習和改善,則在傳統上被認為是比篩選硬缺陷的重要性要低一些。隨著特征尺寸(以及缺陷尺寸)的不斷縮小至光學波長以下很多,以及快速增加的缺陷分析吞吐率時間、失效分析效率的降低和其它物理技術(pica,激光探針)不斷接近其實際物理極限,工業界正在接近一個戰略性的轉折點,對半導體業務來說,DFT和基于測試的診斷和成品率學習技術,正在變得至關重要。換言之,歷史上的故障隔離和失效分析方法,在本質上無法支持過去的工藝技術代的成品率學習的速度的可持續發展。需要有更加普遍的方法來實現產品的片上電路DFT,并改善片上的工具和診斷軟件工具,以提高故障隔離的水平。
5.可持續發展和產品的監護回收[ESH]
為了做好產品的監護回收,需要有商務層面的考慮和可持續發展方面的指標(經濟有效且及時)?？紤]環境、安全和保健的設計應該成為設施、設備和產品設計和管理決策的不可或缺的組成部分。友好的設施、制造設備和工業產品的壽終重用/再循環/回收,對商業需求和環保需求來說,都將越來越重要。
6.AC功率按比例縮小[工藝集成、器件和結構]
DC功耗由Ioff、關態電流決定,而AC功耗則主要依賴于Vdd和電源電壓。由于速度和功耗密度的需求,需要保證足夠的驅動電流,因此,Vdd無法有效地按比例縮小,導致總功耗持續攀升。需要替代性的溝道材料來提供可能的解決方案。
半導體技術發展范文2
全球半導體業大發展
飛思卡爾半導體董事會主席兼首席執行官RichBeyer發表了前瞻性的主題演講，他認為，我們即將走入“智能互聯”時代――人與人、人與物智能互聯，這依賴于半導體技術的高速發展，以及半導體技術在各個行業的深化應用，全球半導體行業將迎來發展的春天。
特約參會的未來學家Hugh Herr就美國正在研究的生物工程與半導體結合，以及半導體技術在醫療等行業的應用進行演講，吸引了無數觀眾。Hugh Herr本身是一名運動員，一次登山事故讓他失去了雙腳，是采用飛思卡爾芯片技術的假肢讓他重新站立起來，并且可以像常人一樣健步如飛。他介紹，美國的前沿研究正在研究在人類大腦中植入芯片，讓行動不便或失明的人通過意念指揮行動。目前，很多最新的研究已經在小白鼠身上試驗成功，并正在一些高位截癱的病人中試驗，相信不久之后就能在醫療行業應用。
會現場，一臺安裝了飛思卡爾芯片的智能醫療機器人，以很快的速度移動到主持人旁邊，現場檢測主持人的血糖狀況，并給出醫療建議，這一前瞻性的實用醫療技術讓人大跌眼鏡。
RichBeyer先生認為，未來半導體技術將逐漸走向深入的行業應用。
未來5年平板電腦
將超PC
RichBeyer認為，由于移動互聯網的普及應用，5年內智能平板電腦將取代傳統的PC，而且平板的應用將不只局限于“平板計算機”的模式，未來包括打印機或是一些家用電器，如電冰箱等產品，也都會具有類似平板計算機的功能。
“這一結論并非我個人的想法，不少權威業界人士以及獨立分析機構都有類似的想法?！崩?，Gartner最近的一份分析報告指出：到2015年，智能手機用戶將達100億；10年內，全球半數人口將通過移動終端設備上網；5年內，平板電腦有望取代傳統PC。
為了迎接這一趨勢，飛思卡爾從去年開始涉足平板電腦并成立了相關的部門。在去年的美國拉斯維加斯消費電子展(CES)上，飛思卡爾推出的新型智能平板電腦備受關注，同時也展示了內含全新QorIQ系列多核應用處理器的多款智能手機、平板電腦、電子書閱讀器等。
工業轉消費，硬件轉軟件
飛思卡爾原來是摩托羅拉旗下的半導體部門，2004年從摩托羅拉分離，2006年被黑石集團、TPG資本和凱雷集團等財團出資176億美元收購。今年5月26日，飛思卡爾在紐約證券交易所重新上市，這為公司募集到了大量資金。
“飛思卡爾的業務主要由消費和工業市場兩大塊構成。其中，工業市場占據了銷售總額的90%左右，尤其在汽車電子領域，飛思卡爾是美國汽車行業的最大芯片供應商。”RichBeyer介紹說。但是，隨著全球消費電子市場日益火爆，飛思卡爾開始從工業市場向消費市場轉型?！澳壳?，消費電子產品只占公司銷售總額的10%，但我們的嵌入式半導體產品已經開始廣泛應用于電話、網絡和消費電子產品中，如眾所周知的亞馬遜Kindle、索尼Reader以及中國的漢王等電子書都采用了我們的應用處理器，蘋果也采用了不少專利。未來，消費電子尤其是平板電腦，將是飛思卡爾重點關注的領域?！彼f。
半導體技術發展范文3
關鍵詞：自動化測試儀表 可靠性 人機對話
中圖分類號：TP21 文獻標識碼：A 文章編號：1672-3791（2013）01（c）-0000-01
科學技術的飛速發展促使社會意識形態發生轉變，使得人們對生活的追求更加富有人文主義特色，社會各領域對環境的要求更加嚴格，對產品的現代化程度要求更高，其中節能減排戰略促使新型能源產業風靡全球，帶動了全球半導體技術的進一步發展，比如太陽能行業逐漸成為新時期的朝陽產業，該行業中對儀器儀表提出了新的要求。作為現代化儀器儀表的制造商，間接地為現代化科技的發展創造了基礎科研平臺，通過提供先進的儀表，可以提高用戶的生產效率，提升產品質量，監控排放，為低碳經濟做出更大的貢獻。
1 半導體行業對自動化儀器儀表需求分析
1.1 自動化儀器儀表現狀
全球科技創新的日新月異帶動了我國制造業的飛速發展，進入新世紀以來，我國半導體行業對自動化儀表的需求明顯加強，無論從技術特點還是市場數量上都呈現遞增趨勢，從技術含量上分析，我國科研、量產中所使用的自動化儀表已經處于世界領先水平。
上世紀初，國內儀器儀表穩步發展，主要源于工業半導體行業的需求增加，從技術層面上拉動了整個行業技術水平的提升，尤其在新產品開發上取得了顯著成效，比如說擁有自主知識產權的電磁流量計、智能化電動機執行系統等。
1.2 半導體行業對自動化儀器儀表的需求分析
目前，我國半導體行業使用較多的儀器儀表主要是小型檢測單元，比如在集成電路、液晶顯示、半導體薄膜、太陽能電池制備等領域的使用較為頻繁。自動化儀器儀表的使用往往依賴于半導體設備的發展程度，現階段該行業中使用較多的是各種薄膜沉積系統、成分檢測系統等，涵蓋面較廣的是PECVD（plasma enhanced chemical vapor deposition）、HWCVD（Hot wire chemical vapor deposition）、MOCVD（metal organic chemical vapor deposition）系統以及相關檢測設備等。半導體設備中對壓力計、傳感器、流量計、溫度計等元器件的使用較多，尤其在半導體行業制備薄膜材料的工藝中對以上元器件的要求相對較高。
（1）壓力表
由于半導體技術具有相對較高的精密性，在半導體薄膜的制備工藝中，要求對工藝參數精確控制，反應腔室內部工藝氣體的壓力大小，成為該行業工藝技術中的核心參數。對工藝氣體壓力的檢測通常采用壓力計以及相關的各種真空檢測設備。半導體設備的正常運行必須以廠務設施作為保證，包括水、電、氣等條件，其中“水”主要用于設備冷卻或者恒溫加熱，因此需要采用壓力表對水壓、CDA（condensed air）等進行嚴格控制方可保證工藝正常運行。
（2）流量計
流量計一般應用在化學沉積系統中，對氣體流量起到監測、控制作用。對于半導體工藝來說，產品制備工藝參數是決定器件性能的關鍵因素，其中化學氣相沉積系統中反應氣體的流量對最終產品質量起到直接的決定性作用，對氣體流量的控制不僅要體現動態時效性，更重要的是要在量的控制上具備較高的精確度，目前國內制備MFC的技術已相對成熟，為我國半導體行業的發展奠定了基礎。
（3）傳感器
傳感器在現代工業時代的使用極為廣泛，半導體設備中對傳感器的使用大多體現在設備機械傳動部分。在半導體產品制造中，要實現設備的流水線運行，離不開高可靠型的傳感器元件，通過傳感器協調不同工序、設備不同部位的聯動，進而保證整個工藝的流水線運行。
（4）溫度計
隨著科學技術的發展和現代工業技術的進步，測溫技術也不斷地改進和提高，其中金屬溫度計是利用兩種不同金屬在溫度改變時膨脹程度不同的原理工作的，在半導體緊密制造中通常用來檢測液體、氣體的溫度，測試溫度偏中低水平，適合工藝流程中在線、動態、實時監測。
半導體工藝中對金屬溫度及的使用大多是用來檢測特殊反應氣體的溫度，由于普通加熱器很難通過熱電偶檢測襯底溫度，通常在反應腔室特殊部門安裝金屬溫度計監測生長基元的溫度，從測量精度和實際可操作性上提高了半導體工藝的可行性。
2 自動化儀器儀表在半導體行業的發展趨勢
自動化測試儀表技術未來發展趨勢主要體現在高智能化、高可靠性、高精密度、優良的響應性能等方面，半導體行業儀器儀表技術主要針對具體應用特性而體現出以下幾個發展方向：
2.1 人機對話智能化發展
人機對話技術是自動化儀器儀表發展的核心方向，也是未來信息化社會的主流技術，半導體行業對儀器儀表的使用目的是為了便于更好的控制工藝流程，提高對設備的可控性，如果自動化測試儀表具有強大的人機對話特性，能夠快速、準確的體現設備運行狀態，在半導體制造工業中無疑起到了舉足輕重的作用。自動化儀表的人機對話性能是通過設備控制端和儀器之間的對話界面實現，通過人類可以識別的界面端口，讀取儀表對設備狀態的檢測數據，從而對工藝過程起到指導作用。
2.2 集成技術的標準化發展
自動化儀表的應用直接依賴于其能否與其他設備形成對話流暢的有機整體，隨著人類科學技術的不斷進步，半導體行業對自動化儀表的使用需求逐漸增多，不同設備具有不同的邏輯控制系統，如何將自動化測試儀表的接口、通信、軟件控制單元和半導體設備邏輯控制語言相融合成為該行業技術發展的瓶頸，如果實現測試儀表在不同半導體設備上的集成標準化，將大幅度提升自動化測試技術的進步。
2.3 可靠性技術的提高
自動化儀表在工業生產中起到“中樞神經”的作用，對其可靠性不容忽視，尤其對于大型復雜的工業系統中，自動化儀器的可靠性關系到整個企業、乃至行業的發展命脈。對于半導體企業檢測與過程控制儀表，大部分安裝在工藝管道、工序過渡段，甚至多數環境存在有毒、易燃、易爆等特種氣體，這些特殊環境對自動化儀表的維護增加了很多困難。因此，在使用特種氣體的半導體行業中對自動化檢測儀表的可靠性具有較高的要求，盡可能降低其維修頻率，為工業安全生產提供必要保證。
3 結語
當今世界已經進入信息時代，自動化技術成為推動科學技術和國民經濟高速發展的關鍵因素，其中自動化測試儀表作為科研、工業化生產的基礎硬件設施而不斷發展成熟，在半導體行業中的應用逐漸廣泛深入。隨著行業科研水平的提高，對自動化儀器儀表有了更好的要求，可靠性、集成技術、智能對話特性成為自動化測試技術發展的首要任務，對自動化測試技術以及測試儀表的使用起到舉足輕重的作用。
參考文獻
半導體技術發展范文4
關鍵詞：半導體照明；產業集群；協同創新；技術路線圖
世紀之交，美國、日本、歐盟、韓國、臺灣等國家和地區相繼推出了半導體照明國家或地區發展計劃，大力培育和發展本國或本地區的半導體照明產業。在微觀層面，以美國GE、荷蘭PHILP、德國OSRAM三大世界照明生產巨頭為代表的跨國公司，紛紛與上游半導體公司合作組建半導體照明公司，積極創造競爭優勢，并正在中國搶占專利制高點，對我國的半導體技術發展形成了合圍之勢。因此，長三角作為中國半導體照明產業化的重要基地，有責任形成產業聯盟，通過產業集群協同創新，共同應對跨國公司的競爭。
長江三角洲地區的LED產業集中在上海，江蘇的南京、揚州和無錫，以及浙江的杭州等地區，開始呈現向園區聚集的發展趨勢，且整個半導體照明產業鏈的投資都比較活躍。2007年，長三角的半導體照明產業規模約占國內總體規模的40％左右。截至2007年，在中國半導體照明聯盟的73家會員中，長三角地區的半導體照明企業和機構有26家，占總數的三分之一。同時，長三角擁有中國六大半導體照明基地中的上?；睾蛽P州基地。其中，上海已經在半導體芯片制造和封裝應用等方面呈現出良好的產業發展態勢，并形成了比較完整的產業鏈和企業群；江蘇在LED封裝及應用方面已經初具規模；寧波具有良好的產業基礎和經濟區位優勢，是國內主要的特種照明燈具生產基地，發展潛力巨大。
1 長三角區域半導體照明產業集群協同創新的現狀及問題
1.1 協同創新現狀
1.1.1 組建戰略聯盟，實現共同發展江蘇奧雷光電(鎮江)已形成了從大功率高亮度LED外延片和芯片制造―器件封裝一應用三個領域的產業布局，無論從技術實力還是產業布局上都已處于國內領先地位。2005年江蘇奧雷光電與上海宇體光電合作，在大功率高亮度LED外延和芯片進行研發和生產，并已簽訂協議，擬組建宇奧光電集團公司，共同發展LED芯片產業。
1.1.2 依托跨區產學研聯盟，建立企業技術中心江蘇日月(鹽城建湖)照明公司、伯樂達集團(鹽城)、鹽城豪邁照明科技公司，分別與清華大學、北京大學、復旦大學建立長期合作關系，形成一定規模的封裝應用生產線。此外，揚州市開發區先后引進清華大學、南京大學、中科院、中國電子科技集團公司等國內一流高等院校、科研單位落戶，合作建立了揚州一南京大學光電研究院、中科院半導體研究中心、江蘇省半導體照明工程技術研究中心、江蘇省半導體照明檢驗中心、揚州一南京大學半導體照明研究院、揚州半導體照明和太陽能光伏應用研究與檢驗中心等研發機構10多家。
1.2 存在的主要問題
近幾年，雖然長三角的LED產業發展較快，但由于均缺乏高新技術和知識產權體系作支撐，目前仍在低附加值領域徘徊，LED照明產業存在的問題主要表現在五個方面：
第一，在產品的應用開發上，低水平重復，缺少具有產業支撐度的龍頭企業和企業集團。企業產業規模小，不能引領產業鏈的延伸和產業集聚。產業整合不夠，絕大部分企業還是混戰于低端市場，缺乏規范和約束，過度競爭導致在一定程度上影響到行業整體聲譽，另外對封裝前沿技術的研發廣度和深度不足也需要引起足夠重視。
第二，標準評價體系尚未建立，檢測方法與手段缺乏，市場不能有效規范，市場競爭無序，產業管理部門需要加強合作。后應用領域本土市場規模巨大，但無標準、無規范的現象更加嚴重，產業高度分散，器件應用隨心所欲，因設計、生產、安裝不規范導致應用產品早期失效的現象比比皆是，給半導體照明產業的健康發展已經帶來一定損害。
第三，基礎性研究與產業化人才缺乏，結構不合理，核心裝備與配套材料國產化的問題急需解決。
第四，行業發展缺少必要的政策支持，政府對半導體照明產業的扶持力度有待加強。
第五，缺乏長三角半導體照明聯盟和合作平臺，交流信息不充分，也是阻礙長三角產業聚集的重要原因。
1.3 產生問題的主要原因
1.3.1 缺乏產學研聯合創新，影響自主創新能力的提升長三角地區在半導體照明產業領域還沒有很好的形成產學研聯合創新局面，表現在研究室、實驗中心和各企業間各自為戰，沒有形成實質意義上的產業聯盟。造成長三角地區半導體照明領域產學研聯合創新缺乏的原因有：一是合作的積極性不高，高校、研究所更加關注這一領域的基礎研究，例如照明材料的研究，而它又很難在短時間內獲得突破，企業則是關注應用研究：二是高校、研究所管理機制與產學研合作要求不一致，高校教師的職稱評定與論文掛鉤，而企業更強調技術的應用開發；三是知識產權以及合作創新的成果歸屬問題目前國家還沒有明確的規定，致使在合作過程中時有發生知識產權的糾紛問題。
1.3.2 企業規模偏小，標準建設滯后，產業集中度不高，阻礙了產業的集群發展長三角地區從事半導體照明的企業規模相對偏小，都是新成立的企業，資金薄弱，企業管理也相對薄弱，競爭不規范，今后很難在國際上規模競爭，至今還沒有看到長三角地區有一家半導體照明企業上市融資。并且，中小企業融資難，也是制約長三角地區半導體照明企業規模不大的重要原因。此外，缺乏有影響力和有實力的企業制定技術標準，造成半導體照明行業沒有統一的標準。短期看。沒有統一的標準，將使半導體照明領域的競爭陷于無序狀態。長期看，缺乏標準，必將使長三角地區的半導體照明產業在國際競爭中處于不利地位。
1.3.3 各地行政壁壘的存在，阻礙了產業鏈的有效整合上下游產業有機結合，專業化協作和分工是產業健康發展和成熟的標志，因為半導體照明產業的上下游產業的技術關聯度相對較高，范圍經濟的屬性較強。但由于行政壁壘的客觀存在，長三角地區各個城市在制定半導體產業發展規劃時，很少站在長三角的角度來考慮，在發展選擇上幾乎雷同。這樣使企業集中在比較專業的領域，很少有企業能夠在產業鏈條上進行垂直整合，沒有一家企業形成了包括“襯底―延―芯片―封裝―應用產品”的完整LED產業鏈，而長三角地區至今沒有極具規模的封裝廠。而以國外的發展經驗來看，基本上都是走產業鏈垂直整合的發展道路，如美國的GELCORE的公司。
2 長三角區域半導體照明產業集群協同創
新的對策建議
2.1 發展戰略
2.1.1 做強做大的集群發展戰略 培育長三角的半導體照明產業的龍頭企業，培養一批品牌企業。龍頭企業是產業集群的支撐，產業集群的發展，必須要有龍頭企業的牽動和帶動。在培育龍頭企業上，長三角各地政府要對獲得全國馳名商標、中國品牌產品等的優勢半導體照明企業實施重獎，并通過項目投資、土地、貸款上的政策，鼓勵一些相關大企業集團通過收購、控股等資本運作方式進入半導體照明領域。同時積極引進和培育關聯性大、帶動性強的大企業，鼓勵龍頭企業提高核心競爭力，發揮其輻射、示范、信息擴散和銷售網絡的產業龍頭作用；重點扶持關鍵性核心企業的技術自主創新項目，提升龍頭企業帶動力和產業集群競爭力。通過又強又大的龍頭企業帶動，在其周圍聚集一大批配套企業，最終形成產業的集群發展。
2.1.2 協作融合創新發展戰略一是加強長三角的科技和經濟部門積極與上海世博局開展協調和合作，在世博會展覽區一些照明、裝飾、裝備。采用政府采購的方式，建立半導體照明示范區。二是加強半導體照明產業鏈內部之間的整合和協作，形成合理分工體系。三是加強與第三產業融合，形成專業化的半導體照明市場。
2.1.3 技術標準發展戰略“一流企業做標準、二流企業做技術、三流企業做產品”。作為規范國際秩序的依據和準則，標準成為企業競爭的制高點，同時，標準也不再僅僅是技術和經濟層面的問題，而上升到政治層面，國際上一些國家經常利用標準來保護本國的產業。因此，在半導體照明產品還缺乏國際公認的技術標準背景下，長三角地區完全可以在培育龍頭企業的同時，積極參與國家層面的半導體照明技術標準體系建設，為我國未來半導體照明產業發展在國際上獲得更多的話語權。
2.2 路徑選擇
根據長三角地區半導體照明產業發展的現狀特點、存在的問題以及半導體照明技術發展趨勢，制定長三角區域半導體照明產業集群演化關鍵技術創新路線圖，見圖1。創新路徑分三步走：
第一步，加強要素交流，通過引進發達地區的生產設備，建立半導體照明產品的企業，生產半導體照明的應用產品。但是，引進不是簡單的引進。把技術和設備引進之后必須繼之以消化、吸收和創新。同樣的設備，別人制造出了一流產品，我們做不出來，原因很簡單，我們沒有掌握引進的設備，沒有掌握工藝技術。同時，這個階段的創新主要是集中在半導體照明下游產品的研發上。此外，在半導體的上游技術也要加強，為后續創新打下基礎。
第二步，加強產業資源整合，通過市場機制推動有實力的企業兼并。國外都是大公司在發展半導體照明技術，他們的技術與研發資金雄厚，而國內的半導體照明企業規模偏小，市場競爭混亂，不利于產業技術創新的增強和產業的健康發展。因此，國家可以出臺一系列的鼓勵政策，在長三角等市場經濟較為發達的地區，鼓勵一些大型上市公司，通過資本運作，來兼并相關半導體照明企業，加強在產業鏈上的垂直整合，加強半導體照明中游產品研發，強化半導體照明技術的集成創新。
第三步，加大融合與協同創新，在產業層次上做到有所為有所不為。從技術路線角度考慮，國內可以分幾個梯隊進行研究，第一梯隊主要圍繞國際上主流的技術路線去走，在主要技術路線上創造新的知識產權。而第二或第三梯隊就要研究國外也沒有實現批量生產的新方法，走出國際三種技術路線的包圍。例如開發直接發白光的芯片，開發受激發后直接發白光的白光熒光粉。從產業鏈角度考慮，長三角應當重點發展封裝和應用技術，但上游技術領域也不能放棄。
2.3 發展對策
2.3.1 建立專利訴訟預警機制，增強企業的應訴能力 由于長三角地區的半導體照明企業的規模相對較小，還沒有引起國外半導體照明大公司的注意。但到了上海2010年舉辦世界工業博覽會之后，半導體照明產業可能做大后，國內企業由于缺乏半導體照明的核心專利技術，導致被訴訟的概率會更高。因此，長三角應該建立一個產業聯盟，建立專利訴訟的預警機制，以應對長三角的半導體照明企業在遭遇國外專利訴訟而處于的不利地位，做到未雨綢繆，變被動為主動。一是要建立該領域國外專利訴訟的信息共享機制，成立專家顧問中心，聘請各領域專家對聯盟成員提供指導，為聯盟的對外交涉提供咨詢，及時發出預警信息。二是訴訟經驗的共享機制，一旦遭到，而可作到有備而來。
2.3.2 合縱連橫，形成專利聯盟 隨著半導體照明產業國際競爭加劇。國外一些知名企業紛紛組建戰略聯盟，采取專利相互授權，共同打擊專利侵權行為。因此，在國外大公司采取專利相互授權的聯合包圍的策略之時，長三角乃至國內的企業也要采取合縱連橫和建立聯盟的反突圍的策略，眾人拾柴火焰高，共同抵御國外大公司的專利包圍，尋找突破口。所謂合縱，就是要聯合長三角地區半導體照明產業的上中下游的企業，采取交叉授權，建立專利戰略聯盟，形成專利池效應。所謂連橫，就是要長三角地區半導體照明產業同一產業鏈上企業，采取相互授權的方式，增加彼此的專利擁有數量，增強專利擁有的質量，這樣一旦有企業在國內或國外遭到專利訴訟，可以增加談判的籌碼，同時可分擔高昂的律師費，互通信息，減少單獨應訴帶來的風險。
2.3.3 聯合制定技術標準。促進產業集群發展長三角地區的半導體照明技術和產業在國家中具有一定地位，應該在標準之中有所作為，聯合起來，制定標準。主要工作有：盡快完善測試方法、試驗方法等基礎標準：器件標準應與已有的半導體器件標準協調：研究、制定較成熟產品門類，如芯片的通用規范；對于尚不成熟的產品，應密切關注、研究，適時制定標準；注意產業鏈上中下游之間的協調；部門之間、行業之間強強聯手，共同合作；積極參與國際標準的制定，適時提出國際標準提案。
半導體技術發展范文5
關鍵詞：C02F1/30；C02F1/32；B01J+；TiO2；titanium dioxide；水處理；光催化劑；專利；綜述；日本；載體
1、技術起源
TiO2的光催化氧化技術追溯于1972年Fujishima 所報道的在光電池中受輻射的二氧化鈦可發生持續的水的氧化還原反應而產生氫氣[1]。此后，科學界和產業界便陸續開展了半導體二氧化鈦用于非均相光催化劑的研究。由于其穩定性高，成本低，對環境和人類均無毒，能夠負載于眾多的載體，能夠完全將有機污染物礦化降解，高催化活性，耐光腐蝕，抗化學腐蝕等眾多優點，二氧化鈦被認為是最有效的光催化劑之一。二氧化鈦的應用領域也迅速擴展到空氣凈化，光致親水涂層，自清潔，自消毒，廢水處理和氫氣燃料電池等 [2-9]。本文聚焦于用于水處理領域的基于二氧化鈦的光催化劑，試圖研究在該領域限定下全球范圍內專利的技術發展概況，并重點勾勒出在該領域限定下在日本申請的專利技術發展脈絡圖。
2、TiO2基光催化劑的專利申請趨勢
在DWPI（Derwent World Patents Index，德溫特世界專利索引）數據庫中，限定IPC分類號C02F1/30或C02F1/32，且B01J+；TiO2，Titanium dioxide，Titanium oxide，Titania作為檢索關鍵詞，進行專利檢索。
截至檢索日（2016年1月1日），DWPI數據庫共收錄涉及上述限定的專利/專利族申請量為1371，其中在全球美，中，日，韓，歐五大國家局的申請量分別為：150，803，490，45，88，按申請量占比依次排序分別為：CN：58.5%，JP：35.7%，US：10.9%，EP：6.4%，KR：3.2%（因DWPI把含有多個專利的專利族只單獨按一個計數，故在各國申請量的總和可超過總數）。
圖1為世界各國以及五大國家局涉及用于水處理的TiO2基光催化劑的專利申請量隨時間的變化趨勢圖。圖1表明該領域下最早的專利申請是在1984年，申請于日本。此后，各國申請總量隨著時間迅速增長，日本在1996年-2006年的10年內，在該領域內的專利申請量的增長速率最快，并于2006年后專利申請量逐漸穩定，表明日本對該領域內的技術已經走向成熟，日本的專利申請量隨時間的變化趨勢顯示出典型的技術發展由萌芽，迅速發展到走向成熟的“S”曲線。而中國在該領域內的研究開始于1999年，在2008年后專利申請量迅速增漲，預計未來在中國該領域內的專利申請仍會保持較高的增漲速度。而美國，歐洲，韓國在該領域內的專利申請量漲幅較小，并不如日本和中國專利申請那樣漲幅迅速，猜想可能與各國的具體國情和專利政策不同所致。
3、日本在TiO2基光催化劑的專利技術發展脈絡圖
上述圖1顯示日本在用于水處理的TiO2基光催化劑方面技術發展較為成熟，限定專利申請國為日本JP，該限定下DWPI數據庫專利申請量為490件。通過對這些專利申請的DWPI摘要進行瀏覽，可以識別出對TiO2基光催化劑的改性可大致分為5個方面：（1）對TiO2本身的改性，如合成特殊形貌的晶體，增大光催化劑的表面積；（2）使用金屬元素進行改性，包括使用貴金屬進行表面改性，使用過渡金屬離子進行摻雜改性；（3）對負載TiO2的載體進行改性；（4）使用有機分子對TiO2進行表面改性；（5）與其他半導體復合。
圖2為日本國內針對TiO2基光催化劑改性的專利技術發展脈絡圖。由圖2可知，對TiO2基光催化劑改性的技術手段發展的順序為：（2），（1），（3），（4）和（5），表明使用有機分子改性和與其他半導體復合的技術改性手段出現較晚。而對TiO2本體和對TiO2負載的改性手段持續時間較長，技術發展具有較強的連續性，側面表明這二者是一種成熟有效的改性手段。特別是對載體的改性在時間上的持續性表明通過改性載體來提高TiO2基光催化劑的催化活性是本領域的主流技術。
4、TiO2基光催化劑的未來技術發展趨勢
由上述圖1可以預判，日本在涉及用于水處理的TiO2基光催化劑方面的專利申請將趨于穩定，而國內在該方面的專利申請還將繼續增漲。并且筆者在分析日本專利文獻時，發現日本專利的關注點已經由材料的研究轉向可產業化的光催化劑反應器的研究，而國內還重點集中于TiO2材料的改性和制備方法，提示我們應關注基于TiO2的光催化反應器的研究以及專利申請，以應對未來在水處理領域的實際應用；且根據圖2日本的專利發展脈絡圖，我國也應注意開展涉及使用有機改性和與其他半導體復合來改性TiO2基光催化劑的研究工作和申請布局。
并且，根據在對該領域的專利信息進行收集整理過程的信息能夠推測出，未來該領域內需要解決的問題大概分為[11-18]：
（1）優化TiO2的制備過程，提高TiO2催化劑的比表面積，提高其在污水中的分散性；
（2）提高TiO2光催化劑的循環光催化效率；
（3）提高TiO2對可見光的利用率；
（4）TiO2的光催化反應器的開發；
（5）結合其他微生物處理，物理和化學的水處理手段。
參考文獻
[1] Electro chemical Photolysis of Waterata Semiconductor Electrode，1972.
[2] A review on the visible light active titanium dioxide photocatalysts for environmental applications，2012.
[3] Tailored titanium dioxide photocatalysts for the degradation of organic dyes in wastewater treatment： A review，2009
[4] An overview on the photocatalytic degradation of azo dyes in the presence of TiO 2 doped with selective transition metals，2011.
[5] Photoenergy conversion with TiO< sub> 2 photocatalysis： New materials and recent applications，2012.
[8] Photocatalytic degradation of organic dyes in the presence of nanostructured titanium dioxide： In？uence of the chemical structure of dyes，2010.
[9] Recent developments in photocatalytic water treatmenttechnology： A review，2010.
[11] 盧俊彩，陳火林. 納米二氧化鈦光催化劑的改性研究及其在水處理中的應用進展[J]. 重慶文理學院學報（自然科學版），2009，03：74-78+82.
[12] 王香愛，徐浩龍. 納米二氧化鈦在水處理中的研究進展[J]. 化工科技，2012，02：53-57.
[13] 陳杰山. 國內納米二氧化鈦應用研究的進展[J]. 廣東化工，2012，18：78-79+87.
[14] 孫曉君，蔡偉民，井立強，周德瑞，沈雄飛，王志平. 二氧化鈦半導體光催化技術研究進展[J]. 哈爾濱工業大學學報，2001，04：534-541.
[15] 寧艷春，蒲文晶. 納米二氧化鈦的制備及其光催化應用進展[J]. 化工環保，2004，S1：117-119.
[16] 解憲英. 納米級二氧化鈦的制備及其應用進展（上）[J]. 上?；?，2001，Z1：37-38+54.
半導體技術發展范文6
作為現代信息社會基礎的半導體材料和器件有著相當重要的地位，半導體電子器件本身就具有很多不錯的優點，不管是在在工業上，還是在電力設備當中，半導體電子器件的應用被采用的越來越多。可是，半導體電子器件也是存在著或多或少的不足之處的，再加上自身的特點，所以在設計使用的時候要注意。本文就針對半導體電子器件在應用時應該要注意的問題事項提出探討。
【關鍵詞】半導體電子器件 應用注意事項 探討
現在的電子器件的發展很多都是離不開半導體的發展的。半導體電子器件的產品使用范圍相當的廣泛，其中包括了平常到處都可以看見的電子設備，比如說：個人電腦啊、移動電話啊、電視和音響等家電設備，在這些方面可以說技術都是成熟的，質量也是相當可靠的?？墒窍鄬τ谝恍┯斜容^特殊要求的行業領域，比如說航空航天技術、燃燒控制技術、運輸、交通、各種保護裝置或者是一些醫療設備等等，技術的發展還有待成熟。電子器件的發展可以分為三個階段：第一是真空電子管；第二是固體晶體管；第三是單電子晶體管。
1 半導體電子器件的發展與未來
隨著科學技術的相當快速的發展，電子器件的功能也就越來越強大了。人類的發展對器件的需求也推動了半導體器件的發展，而半導體的發展又帶動了器件的發展。
1.1 真空電子管
關于真空電子管的意思是指把電子引導進入真空的環境之中，用加在柵極上的電壓去改變發射電子陰極表面附近的電場從而控制陽極電流大小，由此來把信號放大。真空電子管的材料有鎢、鉬、鎳、鋇鍶鈣氧化物等等，再以真空電子學為理論依據，利用電子管制造工藝來完成工作。
1.2 固體晶體管
固體電子管具有檢波、整流、放大、開關、穩壓、信號調制等多種功能。固體晶體管作為一種可變電流開關，能夠基于輸入電壓控制輸出電流。與普通機械開關不同，固體晶體管利用電訊好來控制自身的開合，而且開光速度可以非?？?，實驗室中的切換速度可達100GHz以上。
2 半導體串聯與并聯以及元件安裝的各種選擇
半導體的串聯與并聯必須要有耐高壓和抗電流沖擊能力強以及反應迅速等特性。
2.1 串聯
晶體管在串聯的時候必須考慮均壓的問題，每一個元件的參數不同使得元件受壓不同，電壓過高很可能導致元件被擊穿。
2.2 并聯
元件在并聯的時候的要求要比串聯的時候要簡單，只要開閉電壓降及開閉時間等動態特性一致就好了。為了讓負載電流均勻地分配于各個元件上，一般來說采用的是在元件上串聯均流電阻（用于小容量系統中）或者串聯電桿（用于大容量系統中）等方法。
2.3 半導體元件安裝各種選擇
半導體元件工作的時候產生的熱量是不是能夠有效的向周圍介質中放散，和能不能充分發揮半導體元件的能力關系很大。半導體元件的安裝位置應該要盡量的避免周圍的熱源和可能出現的外來高溫影響，防止溫度超過設計規定要求，從而致使元件惡化。安裝在窗口旁邊的裝置應該要注意防止陽光直射，避免塵埃?？刂乒竦冉Y構因考慮電源部分的散熱或者柜內良好的熱對流，經常選用的是頂部多孔板型式，可是這種結構一點都不防塵，這是需要考慮一下安裝環境和防塵措施的，還有要加強日常的檢查，經常去清潔外部的環境。
對半導體元件的冷卻方式的選擇是相當重要的。隨著應用于電力設備和電氣化鐵道等的半導體元件的大容量化，逐漸有強迫風冷式發展到注油式冷卻方法，最近采用的一種叫氟隆的冷卻辦法。這種方法的一次冷卻可以用重力自然循環方式，二次冷卻可以用自然對流熱傳導放式，所以不需要泵和風機，噪音小了維護也容易了，并且冷卻效率還高了，能使設備的整體小形化輕量化。
半導體在運輸的時候也要注意，因為半導體器件和內嵌的元件等運輸都必須要遵循和其他電子元件一樣的注意情況。用于運輸的容器和夾具必須是不會因運輸中的晃動等而帶有電或者產生靜電，使用導電的容器和鋁箔等是最有效的措施。為了防止因為人體衣服所帶的靜電產生的損壞，在處理的過程中必須要通過高電阻讓人體接地，從而更好的釋放靜電。在移動安裝了半導體器件的印刷電路板的時候，必須采取防靜電的措施。還有在使用傳送帶移動印刷電路板時，為了避免傳送帶的橡膠等帶電，也要做防止靜電的處理。在運輸半導體器件和印刷電路板的時候，要注意減少機械的晃動和沖擊。
3 防止危害
半導體電子器件在開閉動作中會產生高次諧波的電壓電流。高次諧波是會造成電力電容器和電抗器等過負荷和過熱，嚴重的會燒損；還會讓繼電保護動作失誤；會對通信電話和電視等產生干擾。因此有效的防止半導體電子器件在應用時產生高次諧波的危害不能輕視。
而作為防止危害發生，建議可以采取的措施有，增加整流回路的相數；設置高次諧波濾除器；避免過大的相位控制；由大容量電源系統供電等等。目前國外正在考慮采用的有源濾波器和高次諧波補償裝置等防止措施。
半導體電子設備的防干擾和防靜電的能力都是比較差的，因為很容易引起錯誤，所以說，必須要認真對待。涂抹一些帶電的防止劑，混連入帶電防止劑，改變高分子聚合物的表面層材質，改為含有導體的復合材質，調整相對的濕度等等。
實際上對于防止靜電的產生還是很困難的一件事，通過防帶電措施來急劇減少產生的電荷的辦法，是現在正在實際應用中的。靜電的產生是跟隨著相對的濕度的下降而增大的，特別是在下降到了百分之四十及以下之后，就會突然變得很容易就產生靜電了，所以說在冬天的時候，必要要加強采取相應的措施來加濕。因為剝離或者摩擦而產生的靜電，是隨著接觸面的面積和壓力以及分離速度的增大而增大的，所以說要避免高速的摩擦和剝離很有必要。
4 結束語
在提高器件的性能的時候和采取防止靜電損壞的對策的時候，必須要做好的是權衡利弊的事。對于最大的額定值和工作電源電壓的相關范圍，放熱的特性和安裝條件已經其他的條件，要在長電的規定保證范圍之內使用。如果是在使用的時候超過了規定的保證值數，那樣造成的故障很多企業是不會對其負責的。
參考文獻
[1]趙正平.21世紀初微電子技術發展展望[J].半導體情報，2013，36（1）：1.
[2]王占國.信息功能材料的研究現狀和發展趨勢[J].化工進展，2014，23（2）：3--12.
[3]王太宏.納米器件與單電子晶體管[J].微納電子技術，2012，39（2）：12.