前言：中文期刊網精心挑選了集成電路設計規則范文供你參考和學習，希望我們的參考范文能激發你的文章創作靈感，歡迎閱讀。
集成電路設計規則范文1
關鍵詞：IP技術 模擬集成電路 流程
中圖分類號：TP3 文獻標識碼：A 文章編號：1674-098X（2013）03（b）-00-02
1 模擬集成電路設計的意義
當前以信息技術為代表的高新技術突飛猛進。以信息產業發展水平為主要特征的綜合國力競爭日趨激烈，集成電路（IC，Integrated circuit）作為當今信息時代的核心技術產品，其在國民經濟建設、國防建設以及人類日常生活的重要性已經不言
而喻。
集成電路技術的發展經歷了若干發展階段。20世紀50年代末發展起來的屬小規模集成電路（SSI），集成度僅100個元件；60年展的是中規模集成電路（MSI），集成度為1000個元件；70年代又發展了大規模集成電路，集成度大于1000個元件；70年代末進一步發展了超大規模集成電路（LSI），集成度在105個元件；80年代更進一步發展了特大規模集成電路，集成度比VLSI又提高了一個數量級，達到106個元件以上。這些飛躍主要集中在數字領域。
（1）自然界信號的處理：自然界的產生的信號，至少在宏觀上是模擬量。高品質麥克風接收樂隊聲音時輸出電壓幅值從幾微伏變化到幾百微伏。視頻照相機中的光電池的電流低達每毫秒幾個電子。地震儀傳感器產生的輸出電壓的范圍從地球微小振動時的幾微伏到強烈地震時的幾百毫伏。由于所有這些信號都必須在數字領域進行多方面的處理，所以我們看到，每個這樣的系統都要包含一個模一數轉換器（AD，C）。
（2）數字通信：由于不同系統產生的二進制數據往往要傳輸很長的距離。一個高速的二進制數據流在通過一個很長的電纜后，信號會衰減和失真，為了改善通信質量，系統可以輸入多電平信號，而不是二進制信號?，F代通信系統中廣泛采用多電平信號，這樣，在發射器中需要數一模轉換器（DAC）把組合的二進制數據轉換為多電平信號，而在接收器中需要使用模一數轉換器（ADC）以確定所傳輸的電平。
（3）磁盤驅動電子學計算機硬盤中的數據采用磁性原理以二進制形式存儲。然而，當數據被磁頭讀取并轉換為電信號時，為了進一步的處理，信號需要被放大、濾波和數字化。
（4）無線接收器：射頻接收器的天線接收到的信號，其幅度只有幾微伏，而中心頻率達到幾GHz。此外，信號伴隨很大的干擾，因此接收器在放大低電平信號時必須具有極小噪聲、工作在高頻并能抑制大的有害分量。這些都對模擬設計有很大的挑戰性。
（5）傳感器：機械的、電的和光學的傳感器在我們的生活中起著重要的作用。例如，視頻照相機裝有一個光敏二極管陣列，以將像點轉換為電流；超聲系統使用聲音傳感器產生一個與超聲波形幅度成一定比例的電壓。放大、濾波和A/D轉換在這些應用中都是基本的功能。
（6）微處理器和存儲器：大量模擬電路設計專家參與了現代的微處理器和存儲器的設計。許多涉及到大規模芯片內部或不同芯片之間的數據和時鐘的分布和時序的問題要求將高速信號作為模擬波形處理。而且芯片上信號間和電源間互連中的非理想性以及封裝寄生參數要求對模擬電路設計有一個完整的理解。半導體存儲器廣泛使用的高速/讀出放大器0也不可避免地要涉及到許多模擬技術。因此人們經常說高速數字電路設計實際上是模擬電路的
設計。
2 模擬集成電路設計流程概念
在集成電路工藝發展和市場需求的推動下，系統芯片SOC和IP技術越來越成為IC業界廣泛關注的焦點。隨著集成技術的不斷發展和集成度的迅速提高，集成電路芯片的設計工作越來越復雜，因而急需在設計方法和設計工具這兩方面有一個大的變革，這就是人們經常談論的設計革命。各種計算機輔助工具及設計方法學的誕生正是為了適應這樣的要求。
一方面，面市時間的壓力和新的工藝技術的發展允許更高的集成度，使得設計向更高的抽象層次發展，只有這樣才能解決設計復雜度越來越高的問題。數字集成電路的發展證明了這一點：它很快的從基于單元的設計發展到基于模塊、IP和IP復用的
設計。
另一方面，工藝尺寸的縮短使得設計向相反的方向發展：由于物理效應對電路的影響越來越大，這就要求在設計中考慮更低層次的細節問題。器件數目的增多、信號完整性、電子遷移和功耗分析等問題的出現使得設計日益復雜。
3 模擬集成電路設計流程
3.1 模擬集成電路設計系統環境
集成電路的設計由于必須通過計算機輔助完成整個過程，所以對軟件和硬件配置都有較高的要求。
（1）模擬集成電路設計EDA工具種類及其舉例
設計資料庫―Cadence Design Framework11
電路編輯軟件―Text editor/Schematic editor
電路模擬軟件―Spectre，HSPICE，Nanosim
版圖編輯軟件―Cadence virtuoso，Laker
物理驗證軟件―Diva，Dracula，Calibre，Hercules
（2）系統環境
工作站環境；Unix-Based作業系統；由于EDA軟件的運行和數據的保存需要穩定的計算機環境，所以集成電路的設計通常采用Unix-Based的作業系統，如圖1所示的工作站系統。現在的集成電路設計都是團隊協作完成的，甚至工程師們在不同的地點進行遠程協作設計。EDA軟件、工作站系統的資源合理配置和數據庫的有效管理將是集成電路設計得以完成的重要保障。
3.2 模擬集成電路設計流程概述
根據處理信號類型的不同，集成電路一般可以分為數字電路、模擬電路和數?；旌霞呻娐?，它們的設計方法和設計流程是不同的，在這部分和以后的章節中我們將著重講述模擬集成電路的設計方法和流程。模擬集成電路設計是一種創造性的過程，它通過電路來實現設計目標，與電路分析剛好相反。電路的分析是一個由電路作為起點去發現其特性的過程。電路的綜合或者設計則是從一套期望的性能參數開始去尋找一個令人滿意的電路，對于一個設計問題，解決方案可能不是唯一的，這樣就給予了設計者去創造的機會。
模擬集成電路設計包括若干個階段，設計模擬集成電路一般的過程。
（l）系統規格定義；（2）電路設計；（3）電路模擬；（4）版圖實現；（5）物理驗證；（6）參數提取后仿真；（7）可靠性分析；（8）芯片制造；（9）測試。
除了制造階段外，設計師應對其余各階段負責。設計流程從一個設計構思開始，明確設計要求和進行綜合設計。為了確認設計的正確性，設計師要應用模擬方法評估電路的性能。
這時可能要根據模擬結果對電路作進一步改進，反復進行綜合和模擬。一旦電路性能的模擬結果能滿足設計要求就進行另一個主要設計工作―電路的幾何描述（版圖設計）。版圖完成并經過物理驗證后需要將布局、布線形成的寄生效應考慮進去再次進行計算機模擬。如果模擬結果也滿足設計要求就可以進行制造了。
3.3 模擬集成電路設計流程分述
（1）系統規格定義
這個階段系統工程師把整個系統和其子系統看成是一個個只有輸入輸出關系的/黑盒子，不僅要對其中每一個進行功能定義，而且還要提出時序、功耗、面積、信噪比等性能參數的范圍要求。
（2）電路設計
根據設計要求，首先要選擇合適的工藝制程；然后合理的構架系統，例如并行的還是串行的，差分的還是單端的；依照架構來決定元件的組合，例如，電流鏡類型還是補償類型；根據交、直流參數決定晶體管工作偏置點和晶體管大??；依環境估計負載形態和負載值。由于模擬集成電路的復雜性和變化的多樣性，目前還沒有EDA廠商能夠提供完全解決模擬集成電路設計自動化的工具，此環節基本上通過手工計算來完成的。
（3）電路模擬
設計工程師必須確認設計是正確的，為此要基于晶體管模型，借助EDA工具進行電路性能的評估，分析。在這個階段要依據電路仿真結果來修改晶體管參數；依制程參數的變異來確定電路工作的區間和限制；驗證環境因素的變化對電路性能的影響；最后還要通過仿真結果指導下一步的版圖實現，例如，版圖對稱性要求，電源線的寬度。
（4）版圖實現
電路的設計及模擬決定電路的組成及相關參數，但并不能直接送往晶圓代工廠進行制作。設計工程師需提供集成電路的物理幾何描述稱為版圖。這個環節就是要把設計的電路轉換為圖形描述格式。模擬集成電路通常是以全定制方法進行手工的版圖設計。在設計過程中需要考慮設計規則、匹配性、噪聲、串擾、寄生效應、防門鎖等對電路性能和可制造性的影響。雖然現在出現了許多高級的全定制輔助設計方法，仍然無法保證手工設計對版圖布局和各種效應的考慮全面性。
（5）物理驗證
版圖的設計是否滿足晶圓代工廠的制造可靠性需求？從電路轉換到版圖是否引入了新的錯誤？物理驗證階段將通過設計規則檢查（DRC，Design Rule Cheek）和版圖網表與電路原理圖的比對（VLS，Layout Versus schematic）解決上述的兩類驗證問題。幾何規則檢查用于保證版圖在工藝上的可實現性。它以給定的設計規則為標準，對最小線寬、最小圖形間距、孔尺寸、柵和源漏區的最小交疊面積等工藝限制進行檢查。版圖網表與電路原理圖的比對用來保證版圖的設計與其電路設計的匹配。VLS工具從版圖中提取包含電氣連接屬性和尺寸大小的電路網表，然后與原理圖得到的網表進行比較，檢查兩者是否一致。
參考文獻
集成電路設計規則范文2
關鍵詞：集成電路版圖CAD；實踐教學；課程實驗；課程設計
Research on practice teaching mode of computer aided design of IC layout course
Shi Min， Zhang Zhenjuan， Huang Jing， Zhu Youhua， Zhang Wei
Nantong University， Nantong， 226019， China
Abstract： In this paper， the practice teaching mode of Computer Aided Design of IC layout course is discussed. According to one trunk line and two related course experiments mode， the experiment contents and methods were designed and implemented. Meanwhile， other efforts including emphasis of extracurricular scientific competition and reform of course practicum， were adopted to pay attention to the cultivation of comprehensive ability for students. The practice teaching mode proved that better teaching effect have been obtained.
Key words： Computer Aided Design of IC layout； practice teaching mode； course experiments； practicum
目前，高速發展的集成電路產業使IC設計人才炙手可熱，而集成電路版圖CAD技術是IC設計人才必須具備的重要技能之一。集成電路版圖CAD課程是我校電子科學與技術專業和集成電路設計與集成系統專業重要的專業主干課，開設在大三第二學期，并列入我校第一批重點課程建設項目。本課程的實踐教學是教學活動的重要組成部分，它是對理論教學的驗證、補充和拓展，具有較強的直觀性和操作性，旨在培養學生的實踐動手能力、組織管理能力、創新能力和服務社會能力。結合幾年來的教學實踐，筆者從本課程實驗、課程設計、課外科技競賽等實踐環節的設計工具、教學內容設計、教學方法和教學手段、師資隊伍建設以及考核管理等方面進行總結。探討本課程實踐教學模式可加強學生應用理論知識解決實際問題的能力，提升就業競爭力，對他們成為IC設計人才具有十分重要的意義。
1 版圖設計工具
集成電路CAD技術貫穿于集成電路整個產業鏈（設計、制造、封裝和測試），集成電路版圖設計環節同樣離不開CAD工具支持。目前業內主流版圖設計工具有Cadence公司的Virtuoso，Mentor Graphics公司的IC Flow，Springsoft公司的Laker_L3，Tanner Research公司的L_Edit和北京華大九天公司的Aether等。這些版圖設計工具的使用流程大同小異，但在自動化程度、驗證規模、驗證速度等方面有所差異，在售價方面，國外版圖設計工具貴得驚人，不過近年來這些公司相繼推出大學銷售計劃，降低了版圖設計工具的價格。高校選擇哪種版圖設計工具進行教學，則視條件而定。我校電子信息學院有2個省級實驗教學示范中心和1個省部共建實驗室，利用這些經費，我們購買了部分業內一流的EDA工具進行教學和科研。目前，我校版圖設計工具有北京華大九天公司的Aether和Springsoft公司的Laker_L3。
2 兩種相輔相成的實驗教學模式
我校集成電路版圖CAD課程共48學時（理論講授24學時、實驗24學時），實驗環節是本課程教學的重要部分，在有限的實驗教學時間內既要完成教學內容，又要培養學生創新能力，需要對實驗教學模式進行改革和創新。本課程實驗教學的目的與要求：與理論教學相銜接，熟練使用版圖設計工具，學會基本元器件、基本數字門電路、基本模擬單元的版圖設計，為本課程后續的課程設計環節做準備。緊緊圍繞“一個規則（版圖幾何設計規則）、兩個流程（版圖編輯流程和驗證流程）、四個問題”這條主線設計實驗內容[1，2]。要解決的4個問題分別是：（1）版圖設計前需要做哪些準備工作？（2）如何理解一個元器件（晶體管、電阻、電容、電感）的版圖含義[3，4]？（3）如何修改版圖中的幾何設計規則檢查錯誤？（4）如何修改版圖和電路圖一致性錯誤？表1為本課程實驗內容、對應學時及對應知識點。筆者設計了兩種相輔相成的實驗教學模式：系統化實驗教學模式和實例化實驗教學模式。系統化實驗教學從有系統的、完整的角度出發設計了實驗教學內容，如設計實驗3（數字基本門電路版圖閱讀）時，安排了5學時，采用3種版圖閱讀方式：讀現有版圖庫中的單元電路版圖、顯微鏡下讀版圖和讀已解剖的芯片版圖照片。針對同一內容，采用不同形式，彼此類比，加深印象，既有實物，又有動手操作，增強了直觀性和感性認識。又如設計實驗5（模擬單元MOS差分對管版圖設計）時，安排了5學時，從器件匹配的重要性入手，給出MOS差分對管的電路圖，講解具體器件的形狀、方向、連接對匹配的影響，特別是工藝過程引入器件的失配和誤差，對MOS差分對管的3種版圖分布形式（管子方向不對稱形式、垂直對稱水平柵極形式、垂直對稱垂直柵極形式）進行逐一分析，指出支路電流大小對金屬線的寬度要求，對較大尺寸的對管，采用“同心布局”結構。實例化實驗教學先提出目標實例，圍繞該實例，設計具體步驟，教師先示范，學生再模仿，如設計實驗7（集成無源器件版圖設計）時，由于集成電阻、電容和電感種類很多，不能面面俱到，要求只對多晶硅電阻、平板多晶硅電容和金屬多匝螺旋形電感等常用元件進行版圖分析和設計。課堂實驗的內容和課時是有限的，為此我們設置了課外實驗項目，感興趣的學生選取一些實驗項目自己完成，指導教師定期檢查。學院開放了EDA實驗中心（2007年該中心被遴選為省級實驗教學示范中心建設點，2009年12月通過省級驗收），學生對本課程很感興趣，課外使用EDA實驗室進行自主實驗相當踴躍。通過上述的實驗教學方法，特別是課外實驗項目的訓練，學生分析問題、解決問題的能力和科研素養得到了提高。
表1 課程實驗內容、對應學時及對應知識點
表1（續）
4 基于0.6μmCMOS工藝的數字門電路版圖設計 5 理解上華華潤0.6 μm硅柵CMOS幾何設計規則；學會CMOS反相器、傳輸門、與非、或非等基本門電路版圖設計；DRC檢查。
5 基于0.6 μmCMOS工藝的MOS差分對管版圖設計 4 MOS差分對管版圖設計，包括匹配原則、同心布局等，DRC檢查。
6 版圖電路圖一致性檢查 3 掌握LVS流程、LVS錯誤修改。
7 集成無源器件版圖設計 3 多晶硅電阻、平板多晶硅電容和金屬多匝螺旋形電感等常用元件版圖設計。
3 改革課程設計環節
課程設計是本課程培養學生工程應用能力的綜合性實踐教學環節，時間2周，集中指導，提前1個月發給學生任務書和指導書，每個班配備2名指導教師，注重過程控制。筆者在教學內容、考核等方面進行了改革和創新：在教學內容設計上，給出了必做題和選做題，在選做題中要求每位學生完成數字電路版圖1題和模擬電路版圖1題，具體題目由抽簽決定，做到1人1題，避免學生抄襲?？己顺煽冇烧n程設計成果（占50%）、小論文（占30%）、答辯（占20%）三方面綜合給出。以往的課程設計報告改為撰寫科技小論文，包括中英文題目、中英文摘要及關鍵詞、引言、電路原理與分析、版圖設計過程、分析與討論、結束語和參考文獻，讓學生學習如何撰寫科技論文。精選優質小論文放在本課程網上學習資料庫里，供學生相互傳閱和學習。課程設計答辯具體要求參照畢業設計（論文）答辯要求，包括準備PPT講稿、講解5分鐘、指導教師點評等過程，每位學生至少需要10分鐘時間。學生對課程設計答辯反映相當好，鍛煉了語言組織和口頭表達能力，而且相互間可以直接交流和學習。我們還挑選課程設計成績優秀的學生參加校內集成電路版圖設計大賽。雖然課程設計的改革和實踐需要教師付出很多精力和時間，但我們無怨無悔，學生的認可和進步是我們最大的收獲。
4 精心指導學生參加課外科技競賽
目前我校學生參加的集成電路版圖設計競賽有校級版圖設計大賽以及行業協會和企業組織的版圖設計競賽等。由校教務處主辦，電子信息學院承辦的南通大學版圖設計大賽是校級三大電子設計競賽之一，每年8月底舉行，邀請集成電路設計公司一線設計人員和半導體協會專業人士擔任評委，增加了競賽的專業性和公正性，目前已經舉辦了6屆，反響不錯。從校級版圖設計大賽獲獎者中挑選一部分學生參加行業協會和企業組織的版圖設計競賽，如蘇州半導體協會主辦的集成電路版圖設計技能競賽、北京華大九天公司主辦的“華大九天杯”集成電路設計大賽，其中“華大九天杯”集成電路設計大賽將挑選優秀獲獎學生參加華潤上華的免費流片，學生經歷從電路設計、版圖設計及驗證、流片到測試各個環節，提高了綜合訓練能力。
5 加強師資隊伍建設
要提高課程實踐環節的教學質量，關鍵是指導教師要思想素質好，專業理論知識強，科研水平高，因此我們著力建立一支年齡結構、職稱合理的實踐教學隊伍。目前很多年輕教師是從校園走向校園，畢業后直接上崗指導學習實踐，缺少工程實踐經歷和經驗。為了提高教師自身的業務水平，加強對年輕教師的培養，近十年來，我院每年暑假舉行集成電路CAD技術實踐培訓班，由經驗豐富的教學、科研一線教師主講；不定期地邀請一流IC設計公司一線設計人員來院開設講座；同時挑選年輕骨干教師到一流IC設計公司學習和實踐，時間至少半年以上；現已聘請IC設計公司一線設計人員6人為兼職教師，指導課程設計和畢業設計。集成電路CAD技術日新月異，課程實踐環節師資隊伍建設必須與時俱進。
6 結束語
我校電子科學與技術專業、集成電路設計與集成系統專業2012年被評為省重點建設專業，也是江蘇省首批培養卓越工程師的專業。集成電路版圖設計是這兩個專業卓越工程師培養計劃的重要內容之一，總結和探討集成電路版圖CAD課程實踐教學意義重大，今后我們要繼續推進該課程實踐環節的建設與改革，不斷探索，為我國集成電路設計人才的培養而努力奮斗。
參考文獻
[1] 施敏，孫玲，景為平.淺談“集成電路版圖CAD”課程建設[J].中國集成電路，2007（12）：59-62.
[2] 施敏，徐晨.基于九天EDA系統的集成電路版圖設計[J].南通工學院學報：自然科學版，2004，3（4）：101-103.
集成電路設計規則范文3
半導體生產技術的每一次重要進化都會給集成電路設計者帶來一系列越來越艱難的挑戰。多年以來，結構設計面臨的最大挑戰都是圍繞于基礎領域和電性需求。但隨著越來越精密的設計和生產技術讓半導體公司能夠在更小的面積上實現更大、更復雜、更快的電路，集成電路設計者開始發現，設計后期階段對電路性能的決定作用越來越大。結構設計的決定因素如容性耦合和信號集成在前幾代技術中一般都是次要考慮因素，而如今它們開始在主流設計中對性能起到主要影響作用。從而使布線后寄生元件提取的詳細分析成為主流時序確認流程的必要工作。
向更高級納米技術的過渡同樣采用了類似的模式，不過復雜度更高：在65納米級以上大多可被忽略的生產因素影響，對于65納米及以下級別會變得越來越突出。在這樣高級的幾何尺寸下，平坦化化學機械拋光(CMP)可能會磨損比周圍絕緣電阻材料較為柔軟的銅線頂部。結果銅線厚度和響應時間即便是在同一個裸片上也會有極大不同。過去生產工程師會通過金屬填充和切縫切削等方式設法減輕CMP的影響，然而在更高的納米幾何尺寸下，這些調整措施會因為對耦合效應影響的加大而嚴重影響電路性能。
同樣，在這種幾何尺寸下需要的更強的解析度增強法(RET)提高了電路性能的生產影響。即使是在當今的主流幾何尺寸下，芯片結構也小于硅光刻使用的193納米光波源，這就需要光學鄰近矯正法(OPC)和相移光罩(PSM)來補償因次波長衍射導致的失真。生產商一般只要將這些技術應用于180納米設計的兩個層面，而65納米設計的所有層面都需要矯正――算起來大概有35個要使用新興的工藝技術。至于CMP，生產商可以將這些矯正手段用于上一代的設計品而無需擔心影響性能。而對于更高的納米級別設計，在整個設計過程中需要仔細考慮系列RET矯正的影響。采用了新的技術，工程師可以研究光刻在版圖設計方面的影響，在制作光罩之前交互摸索不同的RET方法。使用加密晶片處理數據的工藝模型文件進行光刻影響的詳細模擬，在不危及機密生產資料安全的情況下，提供光刻結果的精確預測。通過這種手段，設計團隊可以制造出無光刻影響的版圖，降低光刻相關的重新投片風險。
如今設計師需要采用與用于時序收斂相同的方法處理生產影響，在每個模塊設計周期的早期預測其影響?？芍圃煨栽O計(DFM)和良率導向設計(DFY)策略應該貫穿于整個設計流程，包括綜合、布局、布線、布線優化和完成階段。相反地，補償CMP和光刻影響的設計改良也應該對設計意圖有更清晰的把握，例如發現一些關鍵途徑以降低因信號集成和時序問題而出現新缺陷的可能性。
設計和生產之間的互相影響趨勢越來越明顯，這進一步反映了半導體公司和晶圓廠之間的天然關系。晶圓廠如今在必須規則的基礎上增加了可選規則，這可以幫助半導體生產商充分發揮新工藝技術的潛力。對設計師來說，通過采用推薦的規則帶來可能的良率提升，以平衡傳統目標成為挑戰所在。因為每個晶圓廠和工藝都有不同的整套規則，在生產約束越來越多的情況下，精確預測電路性能的需求使得這樣的挑戰更加復雜。
集成電路設計規則范文4
第一章政策目標
第一條通過政策引導，鼓勵資金、人才等資源投向軟件產業和集成電路產業，進一步促進我國信息產業快速發展，力爭到2010年使我國軟件產業研究開發和生產能力達到或接近國際先進水平。
第二條鼓勵國內企業充分利用國際、國內兩種資源，努力開拓兩個市場。經過5到10年的努力，國產軟件產品能夠滿足國內市場大部分需求，并有大量出口；國產集成電路產品能夠滿足國內市場大部分需求，并有一定數量的出口，同時進一步縮小與發達國家在開發和生產技術上的差距。
第二章投融資政策
第三條多方籌措資金，加大對軟件產業的投入。
（一）建立軟件產業風險投資機制，鼓勵對軟件產業的風險投資。由國家扶持，成立風險投資公司，設立風險投資基金。初期國家可安排部分種子資金，同時通過社會定向募股和吸收國內外風險投資基金等方式籌措資金。風險投資公司按風險投資的運作規律，以企業化方式運作和管理，其持有的軟件企業股份在該軟件企業上市交易的當日即或進入市場流通，但風險投資公司為該軟件企業發起人的，按有關法律規定辦理。
（二）“十五”計劃中適當安排一部分預算內基本建設資金，用于軟件產業和集成電路產業的基礎設施建設和產業化項目。在高等院校、科研院所等科研力量集中的地區，建立若干個由國家扶持的軟件園區。國家計委、財政部、科技部、信息產業部在安排年度計劃時，應從其掌握的科技發展資金中各拿出一部分，用于支持基礎軟件開發，或作為軟件產業的孵化開辦資金。
第四條為軟件企業在國內外上市融資創造條件。
（一）盡快開辟證券市場創業板。軟件企業不分所有制性質，凡符合證券市場創業板上市條件的，應優先予以安排。
（二）對具有良好市場前景及人才優勢的軟件企業，在資產評估中無形資產占凈資產的比例可由投資方自行商定。
（三）支持軟件企業到境外上市融資。經審核符合境外上市資格的軟件企業，均可允許到境外申請上市籌資。
第三章稅收政策
第五條國家鼓勵在我國境內開發生產軟件產品。對增值稅一般納稅人銷售其自行開發生產的軟件產品，2010年前按17％的法定稅率征收增值稅，對實際稅負超過3％的部分即征即退，由企業用于研究開發軟件產品和擴大再生產。
第六條在我國境內設立的軟件企業可享受企業所得稅優惠政策。新創業軟件企業經認定后，自獲利年度起，享受企業所得稅“兩免三減半”的優惠政策。
第七條對國家規劃布局內的重點軟件企業，當年未享受免稅優惠的減按10％的稅率征收企業所得稅。國家規劃布局內的重點軟件企業名單由國家計委、信息產業部、外經貿部和國家稅務總局共同確定。
第八條對軟件企業進口所需的自用設備，以及按照合同隨設備進口的技術（含軟件）及配套件、備件，除列入《外商投資項目不予免稅的進口商品目錄》和《國內投資項目不予免稅的進口商品目錄》的商品外，均可免征關稅和進口環節增值稅。
第九條軟件企業人員薪酬和培訓費用可按實際發生額在企業所得稅稅前列支。
第四章產業技術政策
第十條支持開發重大共性軟件和基礎軟件。國家科技經費重點支持具有基礎性、戰略性、前瞻性和重大關鍵共性軟件技術的研究與開發，主要包括操作系統、大型數據庫管理系統、網絡平臺、開發平臺、信息安全、嵌入式系統、大型應用軟件系統等基礎軟件和共性軟件。屬于國家支持的上述軟件研究開發項目，應以企業為主，產學研結合，通過公開招標方式，擇優選定項目承擔者。
第十一條支持國內企業、科研院所、高等院校與外國企業聯合設立研究與開發中心。
第五章出口政策
第十二條軟件出口納入中國進出口銀行業務范圍，并享受優惠利率的信貸支持；同時，國家出口信用保險機構應提供出口信用保險。
第十三條軟件產品年出口額超過100萬美元的軟件企業，可享受軟件自營出口權。
第十四條海關要為軟件的生產開發業務提供便捷的服務。在國家扶持的軟件園區內為承接國外客戶軟件設計與服務而建立研究開發中心時，對用于仿真用戶環境的設備采取保稅措施。
第十五條根據重點軟件企業參與國際交往的實際需要，對企業高中級管理人員和高中級技術人員簡化出入境審批手續，適當延長有效期。具體辦法由外交部會同有關部門另行制定。
第十六條采取適應軟件貿易特點的外匯管理辦法。根據軟件產品交易（含軟件外包加工）的特點，對軟件產品出口實行不同于其他產品的外貿、海關和外匯管理辦法，以適應軟件企業從事國際商務活動的需要。
第十七條鼓勵軟件出口型企業通過GB／T19000－－ISO9000系列質量保證體系認證和CMM（能力成熟度模型）認證。其認證費用通過中央外貿發展基金適當予以支持。
第六章收入分配政策
第十八條軟件企業可依照國家有關法律法規，根據本企業經濟效益和社會平均工資，自主決定企業工資總額和工資水平。
第十九條建立軟件企業科技人員收入分配激勵機制，鼓勵企業對作出突出貢獻的科技人員給予重獎。
第二十條軟件企業可允許技術專利和科技成果作價入股，并將該股份給予發明者和貢獻者。由本企業形成的科技成果，可根據《中華人民共和國促進科技成果轉化法》規定，將過去3至5年科技成果轉化所形成的利潤按規定的比例折股分配。群體或個人從企業外帶入的專利技術和非專利技術，可直接在企業作價折股分配。
第二十一條在創業板上市的軟件企業，如實行企業內部高級管理人員和技術骨干認股權的，應在招股說明書中詳細披露，并按創業板上市規則的要求向證券交易所提供必要的說明材料。上述認股權在公開發行的股份中所占的比例由公司董事會決定。
第七章人才吸引與培養政策
第二十二條國家教育部門要根據市場需求進一步擴大軟件人才培養規模，并依托高等院校、科研院所建立一批軟件人才培養基地。
（一）發揮國內教育資源的優勢，在現有高等院校、中等?？茖W校中擴大軟件專業招生規模，多層次培養軟件人才。當前要盡快擴大碩士、博士、博士后等高級軟件人才的培養規模，鼓勵有條件的高等院校設立軟件學院；理工科院校的非計算機專業應設置軟件應用課程，培養復合型人才。[Page]
（二）成人教育和業余教育（電大等）應設立或加強軟件專業教學，積極支持企業、科研院所和社會力量開展各種軟件技術培訓，加強在職員的知識更新與再教育。在有條件的部門和地區，積極推行現代遠程教育。在工程技術人員技術職稱評定工作中，應逐步將軟件和計算機應用知識納入考核范圍。
（三）由國家外國專家局和教育部共同設立專項基金，支持高層次軟件科研人員出國進修，聘請外國軟件專家來華講學和工作。
第二十三條進入國家扶持的軟件園區的軟件系統分析員和系統工程師，凡具有中級以上技術職稱，或有重大發明創造的，由本單位推薦并經有關部門考核合格，應準予本人和配偶及未成年子女在該軟件園區所在地落戶。
第二十四條實施全球化人才戰略，吸引國內外軟件技術人員在國內創辦軟件企業。國內高等院校、科研院所的科技人員創辦軟件企業，有關部門應給予一定的資金扶持，在人員流動方面也應放寬條件；國外留學生和外籍人員在國內創辦軟件企業的，享受國家對軟件企業的各項優惠政策。
第八章采購政策
第二十五條國家投資的重大工程和重點應用系統，應優先由國內企業承擔，在同等性能價格比條件下應優先采用國產軟件系統。編制工程預算時，應將軟件與技術服務作為單獨的預算項目，并確保經費到位。
第二十六條企事業單位所購軟件，凡購置成本達到固定資產標準或構成無形資產的，可以按固定資產或無形資產進行核算，經稅務部門批準，其折舊或攤銷年限可以適當縮短，最短可為2年。
第二十七條政府機構購買的軟件、涉及國家和經濟安全的軟件，應當采用政府采購的方式進行。
第九章軟件企業認定制度
第二十八條軟件企業的認定標準由信息產業部會同教育部、科技部、國家稅務總局等有關部門制定。
第二十九條軟件企業實行年審制度。年審不合格的企業，即取消其軟件企業的資格，并不再享受有關優惠政策。
第三十條軟件企業的認定和年審的組織工作由經上級信息產業主管部門授權的地（市）級以上軟件行業協會或相關協會具體負責。軟件企業的名單由行業協會初選，報經同級信息產業主管部門審核，并會簽同級稅務部門批準后正式公布。
第三十一條信息產業部、國家質量技術監督局負責擬定軟件產品國家標準。
第十章知識產權保護
第三十二條國務院著作權行政管理部門要規范和加強軟件著作權登記制度，鼓勵軟件著作權登記，并依照國家法律對已經登記的軟件予以重點保護。
第三十三條為了保護中外著作權人的合法權益，任何單位在其計算機系統中不得使用未經授權許可的軟件產品。
第三十四條加大打擊走私和盜版軟件的力度，嚴厲查處組織制作、生產、銷售盜版軟件的活動。自2000年下半年起，公安部、信息產業部、國家工商局、國家知識產權局、國家版權局和國家稅務總局要定期開展聯合打擊盜版軟件的專項斗爭。
第十一章行業組織和行業管理
第三十五條各級信息產業主管部門對軟件產業實行行業管理和監督。
第三十六條信息產業主管部門要充分發揮軟件行業協會在市場調查、信息交流、咨詢評估、行業自律、知識產權保護、資質認定、政策研究等方面的作用，促進軟件產業的健康發展。
第三十七條軟件行業協會開展活動所需經費主要由協會成員共同承擔，經主管部門申請，財政也可適當予以支持。
第三十八條軟件行業協會必須按照公開、公正、公平的原則，履行其所承擔的軟件企業認定職能。
第三十九條將軟件產品產值和出口額納入國家有關統計范圍，并在信息產業目錄中單獨列出。
第十二章集成電路產業政策
第四十條鼓勵境內外企業在中國境內設立合資和獨資的集成電路生產企業，凡符合條件的，有關部門應按程序抓緊審批。
第四十一條對增值稅一般納稅人銷售其自產的集成電路產品（含單晶硅片），2010年前按17％的法定稅率征收增值稅，對實際稅負超過6％的部分即征即退，由企業用于研究開發新的集成電路和擴大再生產。
第四十二條符合下列條件之一的集成電路生產企業，按鼓勵外商對能源、交通投資的稅收優惠政策執行。
（一）投資額超過80億元人民幣；
（二）集成電路線寬小于0．25微米的。
第四十三條符合第四十二條規定的生產企業，海關應為其提供通關便利。具體辦法由海關總署制定。
第四十四條符合第四十二條規定的生產企業進口自用生產性原材料、消耗品，免征關稅和進口環節增值稅。由信息產業部會同國家計委、外經貿部、海關總署等有關部門負責，擬定集成電路免稅商品目錄，報經國務院批準后執行。
第四十五條為規避匯率風險，允許符合第四十二條規定的企業將準備用于在中國境內再投資的稅后利潤以外幣方式存入專用帳戶，由外匯管理部門監管。
第四十六條集成電路生產企業的生產性設備的折舊年限最短可為3年。
第四十七條集成電路生產企業引進集成電路技術和成套生產設備，單項進口的集成電路專用設備與儀器，按《外商投資產業指導目錄》和《當前國家重點鼓勵發展的產業、產品和技術目錄》的有關規定辦理，免征進口關稅和進口環節增值稅。
第四十八條境內集成電路設計企業設計的集成電路，如在境內確實無法生產，可在國外生產芯片，其加工合同（包括規格、數量）經行業主管部門認定后，進口時按優惠暫定稅率征收關稅。
第四十九條集成電路企業的認定，由集成電路項目審批部門征求同級稅務部門意見后確定。
集成電路設計規則范文5
集成電路發展綱要的三個亮點
記者：國家集成電路產業發展推進綱要的亮點是什么？
丁文武：主要有三個亮點。第一是強調加強組織領導，成立了國家集成電路產業發展領導小組，有組織保證，產業可以健廉快速有序地發展。二是設立國家集成電路產業投資基金。亮點三，加大金融支持力度，我們跟開行等銀行加大密切聯系，同時也鼓勵開行以及其他商業銀行繼續加大對集成電路產業發展的支持，特別是在產品和業務方面，我們和保監會、證監會等合作，希望支持金融產業的發展，同時我們也鼓勵發展貸款保證保險和信用保險業務，探索開發適用于集成電路產業發展的保險產業和服務。
基金的戰略規劃
記者：基金的投資時間表和方向如何？
丁文武：基金第一批投資超過1200億元，投資期是5年、10年、15年。股東現在有16家，這些股東包括我們產業集聚區的一些投資機構，諸如來自上海，北京、武漢，還有大型的政府制造企業，像中國電子、中國電科等大型企業，也有民營企業，像紫光，還有個人投資的一些機構，還有金融機構，像武漢金融、社?；鸬?。在基金投資方面，按照推進綱要的要求，我們基金既然是集成電路的產業基金，就按照集成電路產業鏈角度來投資材料、裝備、封裝測試、設計等，在可能的情況下，也可以投向非金融產業或者集成電路的應用領域?；鹬攸c投向先進制造業，占60%比例。
我們目前已投了三個項目，其中2014年落實了兩個項目，2015年年初我們也投了一個項目，現在正在投第四個項目。它們是：中芯國際、中芯北方、長電并購項目、中微半導體?；鸪兄Z出資近百億元，特別是在2015年2月14日，基金與紫光集團已簽署戰略合作協議，基金承諾投資不超過100億元人民幣。但是我們現在還在看產業中各個企業做的芯片制造、裝備材料等。
記者：基金投資項目配制的原則是什么？
丁文武：第一是戰略性項目與市場化項目統籌，資金是社會化的資本，不是政府的撥款補貼補助，所以我們又要實施國家集成電路產業的推進綱要，又要按照市場的規律。第二是短期項目和中長期項目統籌，不管長期還是短期，我們都會投資。第三是高收益/風險項目和中低收益/風險項目統籌。第四是股權投資與夾層投資、公開市場投資綜合配制。
記者：基金投資的分步戰略是什么？丁文武：按照推進綱確定的、我們要按照三步走。第一步，在2015年，集成電路產業發展體制機制創新取得明顯成效，建立與產業發展規律相適應的融資平臺和政策環境，集成電路產業銷售收入超過3500億元。
第二步，到2020年集成電路產業與國際先進水平的差距逐步縮小，全行業銷售收入五年均增長超過20%。
第三步，到2030年，集成電路產業鏈主要環節達到國際領先。記者：推進綱要的四項主要任務是什么？
丁文武：第一，著力發展集成電路設計業，交通、汽車、醫療、金融等領域是我們集成電路發展的重點需求領域。第二，加速發展集成電路制造業。第三，提升先進封裝測試業發展水平，大力推動國內封裝測試企業兼并重組，提高產業集中度。第四，突破集成電路關鍵裝備和材料，開發大尺寸硅片等關鍵材料，增加產業配套能力。
資本創新
記者：基金和產業互動的思路如何？
丁文武：我們基金既然是一個市場化的基金，我們要按照市場的規則進行運作。探索國家戰略與市場機制有機結合的運作機制，布局全產業鏈形成良好的產業生態。
我們希望有四大方面推動作用。首先，作為資本紐帶，打通產業鏈各環節，形成上下游協同發展格局。我們也會在投資完成基礎上投向非集成電路項目。
第二是驅動企業整合，以股權投資為引導，推動骨干龍頭企業優化治理結構，促進兼并重組，推動一批企業進入全球第一梯隊。
第三推進產業集聚。在中國有四大區域：中西部地區、長三角地區、環渤海地區、珠三角地區。我們如何和這些地區結合起來？例如安徽、武漢，和這些地區政府結合。我們要注意另外一個趨勢，就是各地出現重復建設的局面，我們要盡量避免這樣的情況出現。
最后是密切與資金、政策的聯動。我們今后要發揮金融和政策的密切結合。第二國家參與政策制定時，要和財稅政策密切配合。第三國家各類科技計劃要和地方資金聯系起來，包括外資。第四是人才政策，這個產業沒有人參與不行，對人才的需求越來越迫切。最后是市場推廣，我們的產業靠市場的拉動，沒有市場我們做所有的芯片都沒有用，我們研發芯片如果不和業務結合，花再多錢都是無效的，一定要和市場結合。
集成電路設計規則范文6
【關鍵詞】標準CMOS；工藝；肖特基二極管；集成；設計；實現
隨著射頻無線通信事業的發展和移動通訊技術的進步，射頻微波器件的性能與速度成為人們關注的重點，市場對其的需求也日益增多。目前，CMOS工藝是數字集成電路設計的主要工藝選擇，對于模擬與射頻集成電路來說，選擇的途徑有多種，例如Si雙極工藝、GaAs工藝、CMOS工藝等，在設計中，性能、價格是主要的參考依據。除此以外，工藝的成熟度及集成度也是重要的考慮范疇。
1.概述
對于射頻集成電路而言，產品的設計周期與上市時間的縮短都是依賴仿真精確預測電路性能的設計環境的功能。為了使設計環境體現出高效率，精確的器件模型與互聯模型是必須要具備的，在設計工具中非常重要，對于射頻與模擬技術，器件模型決定了仿真的精度。采用CMOS工藝，在射頻集成電路上的應用時間還補償，也使得在一些模型方面還不完善。對于射頻CMOS集成電路而言，對其影響最大的是寄生參數，在低頻環境下，由于對這些寄生參數的忽視，往往使電路的高頻性能受到影響。肖特基二極管具有自身獨特的優勢，例如快速開關速度和低正向壓降。由于這些優異的高頻性能，他們有被廣泛應用在開機檢測離子和微波網絡電路中。肖特基二極管通常制作的款式包括n型或p型半導體金屬材料，如砷GaAs和SiC。正向偏置的肖特基二極管的性能是由多數載流子器件，少數載流子主要是確定這些p型或n型二極管的屬性。為了改善高頻性能和集成電路的電源電壓減小到現代集成電路，集成的肖特基二極管是很重要的。但可以用于集成肖特基二極管的過程常常是沒有現成的，不能和CMOS電路單片集成。以往根據其設計，在標準CMOS工藝基礎上制造出肖特基二極管。在本文中，主要針對集成肖特基二極管的設計及實現進行描述，并且基于成本考慮，該標準CMOS工藝基礎上肖特基二極管生產工藝不需要任何修改。所測量的結果也符合要求，在SPICE仿真模型中得到驗證。
2.CMOS工藝技術
近幾十年，因為CMOS技術的發展，也使得在制造射頻集成電路時，采用CMOS技術得以實現。但是，因為CMOS制造工藝通常是以數字電路作為導向。面向數字電路設計的CMOS首先由芯片代工廠研發出來，注重功率耗散與時速。在數字CMOS工藝快速發展成熟以后，在其基礎上，通過修改制程與添加掩膜層實現信號的混合及模擬射頻CMOS工藝。傳統CMOS工藝包含BJTs、MOSFETs以及各種電阻，如擴散電阻、多晶硅電阻及N阱電阻。但是，對于CMOS工藝而言，還應該涵蓋各種高頻無源器件，例如變容二極管、MIM電容、高Q值電桿及變壓器等。同樣，作為肖特基二極管來說，也是CMOS工藝技術的重要環節。例如，需要額外高能離子注入形成深注入N阱降低程度耦合與噪聲系數。需要注意的是，盡管射頻CMOS工藝是基于數字CMOS工藝而來，但其不僅僅是添加幾層掩膜來實現高頻無源器件，對于器件的性能而言，射頻工藝與數字工藝的優化目標是不同的，在進行改進的時候，也有可能與傳統的CMOS工藝發生沖突。
3.肖特基二極管的工作原理
之所以金屬半導體能夠形成對壘，主要原因是由于不同的功函數引起的。將金屬的功函數定義為技術費米能級與真空能級間的能量差，表示一個起始能量與費米能級相等的電子由金屬內部移向真空中所需要的最小能量。該能量需要克服金屬晶格與被拉電子與其它電子間的作用，還有一個作用是用來克服金屬表面存在的偶極矩。因此，功函數的大小在一定程度上可以表述電子在金屬中被束縛的強度。和金屬類似，半導體的功函數也被定義為費米能級與真空能級間的能量差，因為半導體的費米能級通常處于禁帶中，禁帶中一般沒有電子，因此該功函數的定義就可以看做是將電子帶導帶或者價帶移向真空能級需要的平均能量。對于半導體來說，還有一個很重要的參數，就是電子親和能，表示板代替導帶底的電子向外逸出所需要的最小能量。
對于肖特基勢壘的形成而言，假設現有一塊n型半導體和一塊金屬，兩者具有相同的真空電子能級，假設半導體的功函數比金屬的功函數小，同時，假設半導體表面無表面態，那么其能帶到表面都是平直的。此時，兩者就形成一個統一的電子系統，因為金屬的費米能級比半導體的費米能級低，因此半導體中的電子就會流向金屬，這樣金屬表面就會帶負點，半導體帶正電。所帶電荷在數值上是等同的，因此對于整個系統來說，還是保持電中性，從而提高了半導體的電勢，降低了金屬的電勢。如果電勢發生變化，所有的電子能級及表面電子能級都會隨之變化，使之趨于平衡狀態，半導體和金屬的費米能級在同一水平上時，電子的凈流動不會出現。原來的費米能級的差異被二者之間的電勢差進行補償，半導體的費米能級下降。
4.肖特基二極管的設計和布局
這種設計是基于標準CMOS工藝下，通過MPW在0.35μm工藝中得到實現的。當金屬層直接沉積到低摻雜n型或p型半導體區域，形成一個肖特基二極管。當這兩種材料彼此接觸，由于電勢差的存在就會產生一個勢壘高度，電子必須克服的電流才能流入。低摻雜的半導體上的金屬的陽極和半導體動脈插管，通過歐姆接觸在陰極上。在我們的設計中只使用n型肖特基二極管?？绻澋腁l-Si肖特基二極管如圖1所示。
在該設計中，沒有出現P+有源區在n阱接觸下接觸材料是鋁面積（等于到dxd）。因此，金屬層將直接連接到低摻雜n阱區。其結果是形成了的Al-Si的肖特基二極管接觸。對于鑄造工藝中需要確定的參數，例如密度、功函數等，只能通過對該區域的肖特基二極管進行控制得以實現，進行二極管的I-V曲線或者其它參數的修改。
根據標準CMOS工藝基礎上的肖特基二極管的布局及設計。首先，為了降低肖特基二極管的串聯電阻，肖特基和歐姆接觸電極之間的距離按照設計規則被設置為最小允許的距離。其次，采用肖特基二極管布局的方法。交織式的布局為每一個串聯電阻提供了并聯連接的途徑，這是肖特基接觸的優勢所在。
5.所制作的二極管的測定結果
根據MPW，對肖特基二極管的不同部位通過三種交織方法進行標準CMOS工藝下的0.35μm制造，并對測得的結果進行了討論。
5.1 I-V的功能
基于對串聯電阻的考慮，肖特基二極管的IV功能可表示為：
通過擬合公式（3）和所測得的結果，我們可以得到實現SBD的方法，如表1的參數所示。
從表1中可以觀察到，隨著相互交織的樹木的增多，串聯電阻的阻值明顯的降低。
為實現SBD的測量，勢壘高度B的測量的統計結果如圖3所示。在所測的90個樣本中，SBD1、SBD2、SBD3各30個樣本，從而求得實現SBD的勢壘高度為0.44eV左右。
擊穿電壓是4.5V左右，在今后的工作中，在正常的SBD設計與生產中，擊穿電壓可以延長一些方法的使用，例如在自對準保護環境與SBD的制造過程中，
5.2 C-V的功能
其中，Nd為摻雜濃度的n-阱，Φn是費米能級之間的電位差和導帶邊緣相等于（EC-Ef）/q。
圖4顯示了測得的反向偏壓為SBD的C-V曲線。
5.3 S參數測量和SBD高頻建模
為了測量高頻率的S參數設計的設備，每個SBD被放置了有三個探頭焊盤。中間信號墊的大小是85μm×85μm和頂部/底部的的地面尺寸是85μm×135μm的。使用GSG探頭和網絡分析儀，我們可以得到S參數設計的SBD。但是，S參數的直接測量結果包括墊片、金屬線和覆蓋的寄生電容。對于設計的設備而言，盡管寄生參數是非常小的，但這些寄生參數是絕對不能被忽視的，在計算的時候應該將GSG探頭直接測量的S參數減去。在本文所研究的設計中，我們制作兩個虛擬的GSG信號墊作為測試裝置，假如兩個信號墊一個是偽GSG信號墊，一個是SBD信號墊，且兩個信號墊同等大小。除此以外的虛擬信號墊都是開放的，這也就是我們所說的開放式信號墊。S參數由啞墊進行測量。接著就可以得到信號墊和金屬線的寄生電阻和電容。將這些寄生參數減去，就能夠得到S參數的無寄生電阻和電容。將這種方法稱之為去嵌入技術。
使用測得的S參數可以抽象為高頻模擬SPICE模型。圖5顯示SBD仿真離子模型的實現。L1和L2顯示出的輸入和輸出串聯電感。Ci和Co表示陽極輸入輸出電容和陰極節點。C1具有相互交織的肖特基二極管的兩個端口之間的寄生電容。R1和R2為連接S參數下NWLL到地面下電阻的n-阱的模型。pn二極管反映的寄生蟲n阱p-次二極管。在我們的設計中，可以用得到的pn二極管的參數通過標準CMOS工藝0.35μm的SPICE模型。
如圖6所示，為S參數SBD1測量和模擬。表2給出了仿真離子模型的參數，頻率SBD1從50MHz到40GHz，該模型可以匹配到30GHz的測量結果。
6.結束語
隨著無線通訊具有的靈活性和高機動性的特點，其應用越來越廣泛，也順應了市場的需求。由于CMOS工藝在諸多的工藝中最為成熟、成本最低，卻功耗最小，因此得到廣泛的應用，隨著技術的不斷成熟，CMOS工藝基礎上的肖特基二極管設計及實現也成為現實。也是未來射頻集成電路發展的必然趨勢。通過MPW在標準CMOS工藝制造的肖特基勢壘二極管中的設計應用，可知鋁硅接觸的勢壘高度約0.44eV。通過I-V，C-V和S參數測量可以實現SBD。通過本文所示，SBD設計的優勢較為明顯，最為顯著的是設計成本較低，能夠被廣泛的應用與商業標準的CMOS工藝中。在以后的工作中，更多的重點將集中在標準CMOS工藝設計的SBD的反向擊穿電壓和頻率范圍擴展。
參考文獻
[1]張興杰，張世林，韓磊，郭維廉，侯賀剛，毛陸虹，謝生.標準CMOS工藝新型多晶硅PIN-LED的設計與實現[J].光電子.激光，2013（15）.
[2]孫旭光，張春，李永明，王志華，陳弘毅.超高頻無源RFID標簽的一些關鍵電路的設計[J].中國集成電路，2007（5）.
[3]陳鵬飛，陳許建，喻祖華，戴葵，鄒雪城.基于標準CMOS工藝的UHF無源通訊電源電路設計與實現[J].固體電子學研究與進展，2012（25）.
[4]孫旭光，張春，李永明，王志華，陳弘毅.超高頻無源RFID標簽的一些關鍵電路的設計[J].中國集成電路，2007.
[5]鄒勉.安森美半導體集成肖特基二極管的30V MOS-FET問世[J].半導體信息，2010（15）.
[6]姜蘭舉.肖特基二極管原理及應用[J].電子報，2008（6）.
[7]朱偉鋼，張德忠，付紅兵.一維軸向有機無機異質結肖特基二極管的制備及性能研究[J].化學學報，2012（28）.
[8]陳剛，陳雪蘭，柏松，李哲洋，韓平.4H-SiC外延中的缺陷及其對肖特基二極管的影響[J].半導體技術，2008（31）.
[9]肖新東，張世林，毛陸虹，謝生，陳燕.標準CMOS工藝下單片集成MSM光電探測器的2Gb/s光接收機[J].科學通報，2011（15）.
