前言：中文期刊網精心挑選了集成電路設計的大致流程范文供你參考和學習，希望我們的參考范文能激發你的文章創作靈感，歡迎閱讀。
集成電路設計的大致流程范文1
關鍵詞:低功耗;SoC;CMOS;功耗估計;
The Application of Low-Power Methods in SoC Design
Abstract: SOC design occupies an important position in IC design market. The low-power design is an important part in SoC design process. This paper firstly gives a comprehensive analysis of the composed of CMOS circuit power consumption and the related theory of power estimation, then analyzes the SoC low-power design theory of various design levels in detail.
Keywords: low-power,SoC,CMOS,power estimation
1引言
隨著工藝水平的不斷發展,集成電路設計已經進入超深亞微米(Deep Sub-Micron,DSM)和納米的SoC時代,設計規模越來越大,單一SoC芯片的集成度已經達到了上億門。在之前的集成電路設計中,設計者首要關心的芯片性能往往是面積與速度,然后才是功耗。到了深亞微米階段,功耗設計在芯片設計中所占的比重開始上升到與面積和速度同等重要的程度,設計人員需從功耗、性能和成本三者之間取得折衷。據統計數據分析,目前市場上的一些功能強大的微處理器芯片功耗可達100-150 W,平均功耗密度可達50-75 W/cm2。而芯片上某些熱點(hot spots)的功耗更是數倍于這一數值。功耗問題的重要性在便攜式數碼產品芯片的設計中顯現的尤為突出。便攜式產品要求重量輕、電池續航時間長,而電池技術發展不能跟上這一要求,這就間接使芯片的低功耗設計面臨更嚴峻的挑戰。
2集成電路功耗組成
對SoC芯片進行低功耗設計,首先必須從各個方面弄清集成電路的功耗組成,然后采用適當的方法,有針對性地對設計從系統方案到物理版圖各個設計階段進行低功耗分析。由于在當前芯片設計制造中,CMOS電路仍然占據主要位置,以下將從CMOS電路的特點入手討論數字集成電路的功耗組成。
2.1 功耗組成
SoC中的功耗大致可分為三個部分,即處理器功耗、通訊功耗以及存儲器功耗。處理器功耗和通訊功耗又可統稱為邏輯電路功耗。
CMOS邏輯電路功耗主要有兩部分組成,即動態功耗與靜態功耗。動態功耗是指當芯片處于激活(active)狀態時,也即信號發生跳變時的功耗;靜態功耗是指芯片處于未激活狀態或者說沒有信號的跳變時的功耗。
2.2 動態功耗
在CMOS電路中,動態功耗主要由交流開關功耗和直流開關功耗兩部分組成。交流開關功耗又稱為負載電容功耗,是指電路對負載電容充放電形成電流所引起的功耗;直流開關功耗又稱短路功耗,是指輸出電壓變化時由PMOS管和NMOS管在同一時間導通產生的瞬態電流所引起的功耗。
2.2.1 交流開關功耗
交流開關功耗由門的輸出電容充放電形成,是CMOS電路動態功耗的首要來源。以CMOS反相器為例,設電源電壓為Vdd,輸出端負載電容為CL。當輸入信號電平分別由高向低或由低向高轉換時,對應輸出端情況分別為Vdd對電容CL的充放電,從而形成了交流開關功耗,如圖1所示。交流開關功耗表示如下。
PD =αCLfVdd2
式中,α為節點的翻轉概率,f為電路時鐘頻率。
2.2.2 直流開關功耗
由于在實際電路中,輸入信號的跳變過程總是需要一定的時間,因此當輸入電壓落到VTn和Vdd-|VTp|的區間內時(VTn和VTp 分別為NMOS管和PMOS管的閾值電壓),兩管會同時處于導通狀態,從而在電源與地之間產生了一條電流通路。由此短路電流產生的功耗就叫做直流開關功耗,也稱為短路功耗,如圖2所示。
2.3 靜態功耗
靜態功耗主要是指泄漏電流所引起的功耗,又稱泄漏功耗。CMOS電路中主要存在有四種泄漏電流:亞閾值泄漏電流(IDS)、柵泄漏電流(IGATE)、門柵感應漏極泄漏電流(IGIDL)以及反偏結泄漏電流(IREV)。芯片的靜態功耗就是由總的泄漏電流引起的功耗之和?？杀硎緸?
Pleakage =Vdd*(IDS +IGATE +IGIDL +IREV)
短路功耗和靜態泄漏功耗在深亞微米工藝下占總功耗的比例很小,基本達到可以忽略的程度,此時開關功耗是主要因素。然而,隨著工藝技術發展到納米工藝水平時,泄漏電流造成的功耗將會大大地增加,在某些65 nm工藝中,泄漏電流大小已經達到接近動態電流的水平。
2.4 存儲器功耗
存儲器是SoC系統的重要組成部分。隨著視頻、音頻等多媒體芯片上存儲應用的迅速發展,存儲系統功耗日益增加,已經成為SoC系統功耗的重要組成部分。由于在SoC系統設計中,要實現設計功能,往往需要對存儲器頻繁讀寫,這樣勢必會增加大量存儲器系統功耗,因此,需要研究可行的設計方案來降低由于存儲系統引起的功耗,以提高系統性能,保證系統能夠穩定工作。
3低功耗設計方法及實現
在SoC芯片設計流程的各個階段都需要進行低功耗設計的分析,并采用合適的方法進行低功耗設計。根據集成電路的設計流程由高到低具體包括體系結構級、電路級、寄存器傳輸(RTL)級以及門級與晶體管級設計。而在進行低功耗設計之前,則首先要進行功耗估計,從整體了解設計的功耗信息以及把握功耗優化的效果。
3.1 功耗估計技術
功耗估計技術是進行系統芯片功耗優化的重要環節,設計過程中如果沒有對設計準確迅速的功耗估計,就無法把握所使用的功耗優化技術的效果,低功耗設計也就無從談起。另外,通過功耗估計能盡早發現電路設計中存在的一些功耗問題,從而盡量避免可能出現的由功耗問題引起的重復設計。功耗估計的方法分為概率分析法和仿真分析法。
概率分析法可以快速估算功率,但精確度有限。目前使用較多的是基于矢量輸入的動態仿真方法,即使用仿真工具利用綜合或是布局布線階段得到的門級網表進行動態仿真,得到電路的開關活動性信息,再進行反標,然后根據工藝庫的數據從而得到具體功耗。利用動態仿真方法進行功耗分析的關鍵因素有兩個:一是要能夠提供合適的輸入信號矢量;二是需要足夠長的時間進行動態仿真以確保其覆蓋率。
3.2 體系結構級設計
進行體系結構設計時,首先可以利用并行處理的技術,在不影響電路基本工作性能的基礎上盡量降低其工作頻率,從而大大降低功耗。其次,流水線技術也是降低功耗的重要途徑之一。其核心思想就是將系統中相同或者相似的一系列操作通過時間上串行,空間上并行的方式實現,其時空圖如圖3所示。
本文為全文原貌 未安裝PDF瀏覽器用戶請先下載安裝 原版全文
圖中以五級流水線為例,運算總共分成完成時間近似相等的五個步驟,和之前相比,路徑長度縮短為原來的,這樣,在一個時鐘周期t內,充放電電容變為原來的。因此,在相同的電路速度下,可以采用較低的電源電壓來驅動系統工作,從而降低了系統功耗。
3.3 電路級設計
通常在SoC電路設計中往往會包含較多的總線,而總線一般都會給電路帶來長連線、大電阻和大負載等效應。由此引起的功耗約占總功耗的15%～20%以至更高,因此電路總線的低功耗設計技術也成為SoC設計重點考慮的問題之一。目前比較成熟的總線低功耗設計技術是減擺幅設計Vswing 。定義輸出電壓高電平為,那么跳變功耗表示如下:
Ps =AVCVswing f
由此可見,降低Vswing 可以達到降低功耗的目的。
另外,電荷再循環總線結構(Charge Recycling Bus)是另外一種降低總線功耗的技術,它把整個電勢差分成幾等份,利用總線各數據位電容上存儲的電荷電勢的變化來傳輸數據,其本質上也是利用了減擺幅技術。
3.4 RTL級設計
3.4.1門控時鐘設計
門控時鐘是一種應用較為廣泛的低功耗設計技術。它是通過減少電路中冗余狀態翻轉,即讓一些暫時不工作的單元處于非觸發狀態,當需要這些單元工作時,再用使能信號進行觸發。借助門控時鐘插入技術可以減小由于不必要的時鐘跳變而產生的動態功耗。如圖4所示,使用控制信號en來完成門控。門控后的時鐘信號gclk送到寄存器中。這樣,當en為“0”時,該時鐘被關掉;en為“1”時,clk被傳送給gclk,寄存器正常工作。
在實際的設計過程中,可以借助DC中Power Compiler工具中的相關命令,實現門控單元的插入。
3.4.2 操作數隔離
操作數隔離主要是針對系統中的算術、邏輯運算模塊進行低功耗設計,其核心思想是增加額外的數據選擇器,通過控制選擇器的使能端,在不需要進行算術以及邏輯運算時,使這些模塊的輸入保持為“0”,從而不讓操作數進來,輸出結果不會翻轉;而如果需要進行這方面的運算時,再將它們打開。
如圖5所示為利用操作數隔離設計一個簡單加法器的例子。當系統不需要加法運算的時候,adder_en信號為“0”,則加法器的兩個輸入端都保持“0”,其輸出不會發生任何翻轉,不會產生動態功耗,而如果需要進行加法運算時,adder_en變成“1”,數據端a,b信號被送入加法器進行加法運算。
3.4.3 存儲器分塊訪問
一個系統中往往需要引入片上存儲器,用來存儲特定的指令集或運算的中間結果,而片上存儲器的加入則會引起功耗的增加。如前所述,SoC設計中存儲器帶來的功耗已經越來越不容忽視,必須采用適當的設計方法降低存儲器的功耗。
存儲器分塊訪問方法是指根據電路中存儲器的工作情況,將系統所需要的一定容量的存儲器分成相同容量大小的兩塊或多塊,然后通過適當的片選譯碼實時決定哪片存儲器處于工作狀態。當然,利用這一方法降低功耗的同時也會不可避免的增加芯片的面積,因此設計中要權衡考慮。
3.5 門級與晶體管級設計
門級與晶體管級是在芯片功耗、性能之間進行折中的最直接的設計層次。在門級設計階段,主要方法是將節點翻轉率比較高的邏輯門合并到復雜的門電路中,從而降低節點的等效電容,以達到降低功耗的目的。另外,邏輯門驅動能力大小的選擇也會影響到功耗,一般盡量選擇節點電容較小的邏輯門以降低功耗,但這樣做也可能會對電路的時序產生相應影響。
晶體管級設計階段,一般采取先進的制造工藝來降低功耗。比如,采用更小的晶體管特征尺寸使電路負載電容減小,從而使電路的開關功耗隨之減小。另外還可以采用低閾值電壓器件降低功耗,由于高閾值電壓可以有效地減少電路的亞閾值漏電流功耗,減小閾值電壓會導致靜態功耗呈指數級增加。因此,可以在電路的非關鍵路徑上采用高閾值電壓的邏輯器件,在關鍵路徑上采用低閾值電壓器件以取得電路性能和功耗的折中。
4 總結
隨著工藝的發展,芯片集成度的規模與日俱增,單一SoC芯片的功耗也逐漸達到讓人難以接受的
(下轉第46頁)
程度。功耗問題在深亞微米及納米工藝條件下系統設計中的瓶頸效應日益加劇,低功耗設計也成為新一代SoC設計方法學的重要內容。低功耗設計貫穿于SoC設計的各個層次中,從最頂層的體系架構設計到最底層的晶體管級設計,都有低功耗設計思想的體現。
參考文獻
[1] Keating M, Flynn D, Aitken R,et al. Low power Methodology Manual for System-on-Chip Design [M]. NewYork: Springer, 2007: 34-38.
[2] Emnett F, Biegel M. Power Reduction Through RTL Clock Gating [R]. SNUG Conference, San Jose, 1999.
[3] Mehra R, Rabaey J. Behavioral Level Power Estimation and Exploration. In Proc. Int. Workshop Low Power Design, Napa Valley, CA, Apr. 1994, Piscataway, NJ, IEEE press 1994: 197-202.
[4] Rabaey J M. Low Power Design Essentials [M]. NewYork: Springer, 2009: 55-58
集成電路設計的大致流程范文2
[關鍵詞]FPGA Verilog HDL SOPC 探索
一、加強FPGA課程建設的必要性
FPGA （Field Programmable Gate Array，現場可編程門陣列）是現場可編程邏輯器件中的重要一員。FPGA可實現并行運算，從而大大加快信號處理的速度和容量；FPGA具有在現場可重復編程的特性，從而使其開發靈活，升級方便；眾多基于FPGA器件編寫的IP核越來越豐富，從而使得FPGA的開發更加快捷高效且成本低廉；隨著通用處理器以軟核形式靈活的移植到FPGA中，從而使得FPGA在強大的邏輯運算功能基礎上通過移植通用處理器軟核，擁有了較強的運算和控制功能[1][2]。FPGA的上述特性使得其應用領域不斷擴大，已成為現代電子系統設計工程師們需要掌握的重要技能之一。
正是由于以上背景，很多院校都在加強FPGA課程的建設，對于電子專業、通信專業來說，只有讓學生掌握可編程器件的基本知識和應用開發技術，才能使教學跟上科技的發展，培養出符合科研和生產實際需求的人才。
二、教學內容及教學順序的探索
FPGA的教學主要包括FPGA芯片硬件結構、硬件描述語言、SOPC（片上系統）三部分，依各部分在專業中的地位不同，有些專業把這三部分合成一門課，而有些專業把這三門課分開教學，或者是安排成兩門課來教學。無論采用哪一種方式都存在著如何安排這三部分教學內容、教學順序及三部分之間交集處理的問題。經過多年的教學實踐，這三部分可以按以下四個階段安排教學。
第一階段：以概述的形式講述FPGA的發展歷史、現狀及趨勢，引出芯片內部結構、硬件描述語言、SOPC三部分之間的關系，讓學生從總體上對FPGA有所了解，而不是在最初就深入細節，導致學生在學習初期疑惑很大，尤其是前期基礎較差的學生，可能一開始就產生厭學心里。
最好這個時候用原理圖輸入法建立輸入文件，做一個指示燈控制的小實驗，使學生對FPGA有更具體的了解。如果可以的話，給學生講述幾個FPGA在工程上的典型應用，如3D技術、無線通信技術、醫用診斷成像等，讓學生知道FPGA的應用，激發學生的學習熱情。這樣學生可以從整體上對FPGA有一定的了解，使他們在主觀上愿意學習這門課程。
第二階段：有了上面的基礎接下來既可以講述FPGA芯片硬件結構。在講述FPGA芯片硬件結構時，可以從可編程器件的基礎結構講起，如存儲器陣列、PAL、GAL的與或陣列、FPGA的基礎結構。之后，可以依據本專業教學的硬件支持環境，講述某一FPGA生產廠商的全系產品。硬件部分的教學難度較大，要求學生具有良好的硬件基礎，包括時鐘、鎖相環、DSP、總線等概念，學生最好在前序課程中已經掌握相關概念。
第三階段：硬件描述語言的教學，既可以選用Verilog HDL也可以選用VHDL。筆者開始學習時多用VHDL，但經后期教學和FPGA開發時對比，覺得可能Verilog HDL更簡捷、更有效地描述數字硬件電路。實際上，國內外教科書也大多使用 VHDL語言，而目前產業界已經普遍使用Verilog HDL語言。雖然Verilog和VHDL本身并無優劣之分，但Verilog HDL最初是為更簡捷、更有效地描述數字硬件電路和仿真而設計的，它的許多關鍵字和語法都繼承了C語言的傳統，因此易學易懂。2005年System Verilog IEEE 1800-2005標準公布以后，集成電路設計界普遍認為Verilog HDL將在10年內全面取代VHDL成為IC設計行業包攬設計、測試和驗證功能的唯一語言[2][3]。所以，有可能的話，最好采用Verilog HDL語言教學，同時做好教材的建設工作。
第四階段：經歷了以上階段，學生基本掌握了FPGA的使用方法，如果教學需要，或者對于FPGA開發有興趣的同學，可以進入片上系統部分（SOPC技術）的學習。SOPC是FPGA的精彩之處，沒有片上系統，FPGA就失去了它的光芒，對于工作后不從事電子系統設計或者FPGA開發的學生來說可能沒有必要，或難度太大，但對于從事電子系統設計或者FPGA開發的學生則是必須掌握的內容。
三、教學時間安排的探索
通過上面的討論，對于非集成電路設計專業而言，FPGA的教學不必分成多門課，過多的門次反而讓學生產生麻痹和厭學的思想，各門課之間內容上有時也不好協調，不如設定為兩門課：“FPGA基礎”做為必修課，主要講述硬件描述語言、FPGA芯片硬件結構及基本的開發流程；“FPGA提高”做為選修課，主要講述SOPC部分，針對那些對FPGA感興趣或想從事這個行業的學生。當然根據專業的側重點也可作適當調整。
“FPGA基礎”做為必修課，教學可以安排在大三，上學期和下學期都行，只要學完數字電子、模擬電子即可開始。SOPC是一個融計算機軟件、通信工程、自動控制、嵌入式等多學科的技術[4][5]，基礎越多、越扎實，學習和掌握效果越好，SOPC的教學最好安排在大四專業課都學完的時候，這樣更有利于學生對SOPC的理解。從以上對于教學時間的安排可以看出，FPGA的教學基本貫穿了專業課教學的始終，如果教學效果良好的話，我們基本可以為企業輸送合格的FPGA設計研發人員。
四、實驗教學環節的探索
開始開設這門課的教師，大部分都是靠自學和親自動手設計或者驗證實驗內容的，它是一門實踐性很強的課程。實驗教學在目前高等教育中占有非常重要的地位，實驗教學如何輔助并提升理論教學是實驗教學內容配置的重點。與FPGA的理論教學相對應，FPGA的實驗教學大致可以分為兩個層次。
第一層針對FPGA基礎內容而言，可以分為兩個階段。第一階段主要是與硬件描述語言的教學相配套的，實驗教學以基礎模塊的訓練為主，比如加減法器、分頻器、數據選擇器、編譯碼器等實驗項目，這些都是構成系統的最基礎模塊。基礎模塊訓練完成后可進行綜合性稍強的實驗如數字鐘設計等，為更加綜合性的實驗打下堅實的基礎。第二階段主要與FPGA芯片硬件結構的學習相配套，實驗教學重點應放在實用性和綜合性上，可開設如頻率計、出租車計費器等綜合性較強的實驗，這類實驗基本上包含了如鍵盤掃描、數碼管顯示等工程常用基礎模塊的訓練。
第二層主要是與片上系統的教學相配套，正如前面所說的，這才是FPGA的精華。在這部分中串口通信、SPI接口、8位CPU、存儲器等都可以開設，如果實驗課時間有限，可以做為綜合類課程設計的題目，讓學生有足夠的時間來完成這樣的題目，因為本身包含多學科的知識，可以看作是電子類課程的總結，考查了學生電子設計的能力和學生對多方向課程的綜合能力。
五、總結
FPGA技術現在已經被廣泛應用到各個領域，并成為電子系統設計不可或缺的部分。FPGA作為一種實用技術面臨的最大問題就是更新速度快，從教學內容、教學思想到教學資源都面臨不斷更新的問題，如何適應電子技術的發展速度，如何使學生在畢業后更快地適應工作，都是教師在教學過程中需要考慮的問題。本文從FPGA課程的教學內容、教學順序、 時間安排、實驗教學等重要環節進行了探討，希望為此類課程的教學提供一定參考。
[參考文獻]
[1]EDA先鋒工作室.Altera FPGA/CPLD設計[M].北京：人民郵電出版社，2011.
[2]夏宇聞.Verilog 數字系統設計教程[M].北京：北京航空航天大學出版社，2003.
[3]夏聞宇，黃然.Verilog SOPC高級實驗教程[M].北京：北京航空航天大學出版社，2009.
[4]徐丹旸，王勇，宋瀟.基于SOCP技術的實驗教學探討[J].中國科教創新導刊，2008：66
集成電路設計的大致流程范文3
關鍵詞:服務外包;人才培養;法律關系
中圖分類號:D92 文獻標志碼:A 文章編號:1673-291X(2010)10-0095-03
收稿日期:2010-01-27
作者簡介:鄧菊云(1978-),女,江西新干人,講師,從事民商法研究;王莉敏(1963-),女,江西南昌人,教授,從事經濟法研究。
服務外包是指企業將其非核心的業務外包出去,利用外部最優秀的專業化團隊來承接其業務,從而使其專注核心業務,達到降低成本、提高效率、增強企業核心競爭力和對環境應變能力的一種管理模式。服務外包人才 “需求旺盛、缺口較大、結構失衡”現象十分嚴重,真正適合于國內外市場的從事服務外包的人才極為短缺。南京大學黨委書記洪銀興說,服務業外包的瓶頸是人才,他說:“過去說一流企業賣標準,二流企業賣技術,三流企業賣產品。我這里加一句,超一流企業賣人才。”據麥肯錫預測,在未來5年中,中國離岸服務外包將面臨34萬合格人才的缺口。服務外包要快速發展,核心是人才。而高校具有培養人才的先天優勢,是人才培養的重要領地。所以中國應抓住戰略機遇,加快服務外包人才的培養,使中國在新一輪全球產業轉移和調整過程中,實現由“世界工廠”到“世界辦公室”產業定位的轉變,確保中國經濟保持快速、穩定發展。
一、服務外包人才培養各參與方的法律關系
(一)服務外包人才培養各參與方的概述
服務外包人才培養的參與方,是指政府、高校(包括普通高校和高職高專)、企業(主要指跨國公司)和社會培訓機構。他們之間資源上的差距為合作培養人才提供了理論依據,也決定了他們在合作過程中的地位和作用。
高等院校或培訓機構豐富的教學資源和雄厚的師資力量為服務外包技術人才的培養奠定了堅實的基礎。但事實上高等院校輸送的達到企業用人標準的技術人才十分有限,主要癥結在于培養模式與市場脫節。具體體現在課程更新速度慢、知識老化、缺少實踐環節、對團隊協作能力的培養不夠重視。反思現狀,高等院校應該轉變教育觀念,建立以市場為導向的人才培養模式。企業對人才有自己的需求和評價標準,賦予企業對人才培養的發言權是大力發展服務外包人才培養的必然選擇。服務外包人才培養應按照企業對技術應用型人才的要求設置課程、制訂教學計劃,培養企業需要的適用人才。高校在服務外包人才培養目標的制定,課程的開發,以及學生知識與能力結構的確定方面,要特別強調服務外包企業的全程參與。唯此,方能實現課堂教學與外包企業零距離接軌、學生專業能力、與外包崗位技能零距離接軌、畢業與在外包企業就業零距離接軌 [1]。政府在合作過程中發揮著極其重要的作用,特別是市場經濟還不完善的發展中國家,其引導和支配作用尤為突出。由于政府的干預,很多人才培養模式的選擇往往不取決于市場,而是取決于政府意向,即服從于國家政策的需要,服務于國民經濟長遠發展的需要。
總之,資源整合也是生產力,服務外包人才培養可充分發揮各參與方的資源優勢,各參與方圍繞著各自的價值目標,憑借各自的資源優勢,開展多種形式的合作,最終使合作模式常規化,進而走向成熟,成為推動服務外包人才培養的重要力量。
(二)服務外包人才培養各參與方的法律關系
法律關系是指法律在調整人們行為的過程中所形成的一種特殊的社會關系,即法律上的權利義務關系。它由法律關系主體、法律關系內容和法律關系客體三種要素構成。本文主要就服務外包人才培養各參與方的權利義務(即法律關系的內容)做些闡述。
1.高?；蚺嘤枡C構與企業的法律關系。企業與高?；蚺嘤枡C構作為服務外包人才培養的發包方和承接方,他們之間的權利義務應該采取書面合同形式,并對合同的內容作明確指示。沒有也不可能有具體的法律法規或行政規章直接進行規范,而且人才培養往往有較長的周期,在此過程中要注意充分利用合同控制風險。雙方要簽訂一個可操作性強、盡可能完備的合同,準確、清楚地表述涉及人才培養的所有實質性要素,包括權利、義務、各方預期和責任等。高等院校與企業應充分實現優勢互補,切實實現“科學制定人才培養方案、按企業生產流程組織授課計劃、建立切實有效的企業式全真生產性培訓基地”等方面的全方位合作 [2]。將在校學生的職業技能和規范的學習或訓練與服務外包企業未來員工的實際崗位要求“無縫”連接,使人才的培養規格和質量能滿足企業的需求。
2.高?；蚺嘤枡C構與政府的法律關系。要進一步改變政府與高?；蚺嘤枡C構的關系,轉變政府的宏觀管理職能,建立和完善新的行政管理機制,如質量認證機制、撥款機制、法制約束機制、評估機制等,積極推動中介機構的運行。中介機構構成了介于政府的法律管理和企業自主管理間的一種群體的自律管理,是社會管理的必要補充。政府重在提供一個寬松的發展環境,該放權的一定要放,要改變以權力審批的狀況,增強政府服務意識;充分發揮市場的調節作用,努力構建良好的學校、社會環境和秩序,保護和促進公平競爭。
3.企業與政府的法律關系。印度和愛爾蘭的經驗表明,軟件和服務外包產業的發展離不開政府綜合政策的大力支持。借鑒他們的成功經驗,結合中國的實際情況,政府應營造一個有利的政策環境。政府的產業支持是印度和愛爾蘭軟件外包產業迅速發展的主要原因:一是政府的導向非常明確,二是制定并實施了優惠的稅收政策。要大力發展中國的離岸外包業務,政府必須在稅收、財政和金融上予以大力支持。比如,可以考慮擴大現有稅收優惠的范圍,將對軟件出口企業的稅收優惠擴大至軟件服務業、軟件孵化器、軟件企業的分支機構以及開發軟件的硬件企業;增強出口退稅的可操作性,簡化出口退稅手續,縮短出口退稅時間;向服務外包承接企業發放政策性貸款,并在出口信貸和出口信用保險等方面給予優惠。政府還應積極推進中國企業CMMI培訓和資格認證。工作能力成熟度集成模型CMMI(Capability Maturity Model Integration)是在原能力成熟度模型CMM基礎上發展而來的,最初起源于認定軟件企業能力成熟度級別,目前開始應用于非軟件企業能力成熟度級別的認定。依據企業能力成熟度不同,CMMI將企業分為五個成熟度級別,CMMI級別代表著一個企業承接服務外包的能力和資質。CMMI級別越高,企業承接服務外包的能力和資質也就越高。目前中國通過CMMI認證的企業極少,通過CMMl3級及其以上的企業更是寥寥無幾。中國要大力發展離岸服務外包產業,相關政府部門必須積極推動中國企業實施CMMI認證工作 [3]。
二、服務外包人才培養相關法律問題及其對策
(一)相關法律問題
在中國的經濟立法中,服務外包人才培養立法相對而言是較薄弱的環節,在相當一部分領域,法律處于空白狀態。具體地說,主要有以下幾個方面的法律問題:
1.中國缺乏一部統帥整個服務外包人才培養的基本法律。中國的服務外包人才培養大致分為國內和涉外二大部分,目前調整國內服務外包人才培養的法律主要是行業性法律,缺乏具有統領全面的基本法,行使這一職能的主要是黨和政府的政策。調整涉外服務外包人才培養的基本法律是《中華人民共和國對外貿易法》,但該法不是一部專門規范中國服務外包人才培養的基本法律。該法只能作為國際服務貿易的法律原則,而尚不足以作為完整意義上的基本法律。
2.服務外包人才培養行業尚缺乏基本的行業性法律?，F行服務外包人才培養行業普遍存在不少法律規范真空現象。主要表現為: (1)在有限的服務法律法規中,對在華外國服務機構、服務提供者的規定很少或者沒有,即使有一些規定,仍較原則、抽象;(2)有相當一部分服務外包人才培養領域的規范主要表現為各職能部門的規章和內部規范性文件,不僅立法層次較低,而且影響到法律的統一性和透明度;(3)有一部分服務外包人才培養領域缺乏有針對性的法律規范,而簡單地采用合同法、民法通則等法律規范;(4)現行的服務外包人才培養領域法律規范中存在缺乏可操作性現象。
3.知識產權保護法律體系的建設不夠完善。服務外包人才培養過程中,不可避免地會涉及知識產權問題。具體地說,企業和高校在合同的約定和執行過程中,如何按照知識產權法律明確雙方的權利和義務,以及在合同的履行過程中雙方發生糾紛時怎樣尋求法律救濟,將不僅保證服務外包合同協議的順利執行,而且也將在執行合同過程中發生爭議的時候確保雙方的權益。知識產權問題影響到服務外包人才培養的整體運行。中國知識產權保護法律體系不完善,競爭優勢不明顯。中國在知識產權保護方面的法律主要有《反不正當競爭法》、《合同法》、《專利法》、《著作權法》和《計算機軟件保護條例》等較早的法律法規,遠不能滿足當前服務外包發展的需要。
4.現行法律與GATS規范之間存在不少沖突。隨著中國逐步開放服務外包人才培養行業,逐步取消有關禁止或者限制設立國外商業機構的規定已提到議事日程。又如在規范透明度方面,透明度原則要求國內服務貿易有關的法律、法規和行政命令以及其他的決定、規則和習慣做法,必須最遲在生效之前公布。而中國長期習慣于內部文件或者政策代替規范、公開、明示的法律、行政法規,客觀上影響了從事服務貿易(尤其外國當事人)對有關規定的知情權。
此外,中國現行法律與法律之間銜接問題,法律、行政法規、規章之間的矛盾與沖突問題,以及法律、行政法規、規章與黨和政府政策之間的關系等都有待于進一步的理順和完善。
(二)解決相關法律問題的對策
中國應完善服務外包人才培養的相關立法,制定基本的和主要的法律文件和制度,理順服務外包行業內部及其與其他法律規范之間的關系,使得該領域的法律規范健全。因而達到減少糾紛,降低法律風險的目的。針對上述存在的問題,筆者主要將從以下幾個方面進行探討:
1.完善服務外包人才培養基本法律和相關的經濟、行政和刑事立法。這樣可減少服務外包人才培養中法律規范真空狀況,增強法律可操作性,是構建中國服務外包人才培養法律框架的一項首要任務。就其形式而言,無疑制定服務外包人才培養基本法是最理想的。此外,還必須建立一整套彼此緊密聯系、相互銜接、相互依存、疏而不漏的法律制度。就目前而言,主要應防止在有關的經濟、行政和刑事立法中忽視或者輕視服務外包業的保護。建議加強人大常委會的立法和解釋工作,根據立法目的和法律原則對有關條款作出補充性的立法解釋;通過制定國務院行政法規或部委規章形式,進一步制定與行業性法律配套的各種實施細則。
2.加快行業性基本法制定。目前,中國很多城市(如北京、杭州、武漢、成都等)已經建立了服務外包行業協會,在推動服務外包發展上做了很多工作,但與印度的NASSCOM(軟件和服務公司全國聯合會)相比還有很大不足。當前中國從事服務外包產業的企業大多規模小,生產率較低,管理水平不高,技術創新能力薄弱,且競爭無序,嚴重影響了中國外包企業形象和國際競爭力。要改變這種不利的競爭局面,當務之急是建立服務外包行業組織。建議參照國際條約和國外的立法經驗,加大行業性基本法的立法力度,盡快完成服務外包人才培養領域的各項法律制定。
3.完善知識產權保護法律體系的建設。印度知識產權法律體系與歐美接軌比中國至少提前三十年,公民、企業和政府的知識產權保護意識普遍較強。目前在全球金融業務離岸外包市場中,印度的市場占有率已經達到80%。印度的成功不僅在于其先進的軟件開發技術,印度政府重視知識產權的保護也是一個重要原因 [4] 。近二十年來,為了給信息技術產業發展提供法律保障,印度政府修訂并頒布了相關的法律法規,主要有《版權法》、《信息技術法》和《半導體集成電路設計法》等,初步建立和完善了推動信息產業發展的法律體系。
在這方面中國可以借鑒以上國家的經驗。首先,中國須進一步完善知識產權保護的法律環境,加大對侵權案件的執法力度,為服務外包企業創造良好的知識產權環境。目前,國家商務部正在推動在全國11個服務外包基地城市建立12312知識產權舉報投訴服務中心,就是一項很好的措施。其次,利用合同規范知識產權的歸屬,明確發包方和承包方在關系期間的知識產權歸屬。再次,建立有效的核心技術和商業秘密使用控制機制,比如,簽訂保密協議,確定使用范圍等。通過簽訂保密協議,雙方約定任何一方使用核心技術和商議秘密時,不得以任何方式向第三方泄露,承包方不能以任何方式利用核心技術和商業秘密從事本項目以外的研發活動。最后,加強知識產權培訓,提高知識產權保護意識等。
4.設置高效的監督管理機構和有效的解決爭議機制。服務外包人才培養法律規范在相當大的程度上與行政機關的管理和監督水準有關。完善服務外包人才培養法律制度還應考慮:設置專門的組織機構和配備專職人員;設置一套監督、投訴機構;建立有效的解決爭議制度;規范自律性行業組織及行為;建立一套咨詢和服務機制等。筆者建議,首先,應針對違法行為的性質和內容進行行政職權的重新配置,做到權責明確;其次,通過立法規定政府對企業和教育部門的監管模式和標準流程,使各級執法者能有法可依;再次,在政府部門的推動下,發揮行業內部的監督優勢。
參考文獻:
[1]張軍.高等教育培養服務外包人才的模式探討[J].中國成人教育,2009,(9):71-72.
[2]劉正良.國際服務外包發展對中國高職教育的影響研究[J].黑龍江高教研究,2008,(9):140-142.
