前言：中文期刊網精心挑選了觸發器范文供你參考和學習，希望我們的參考范文能激發你的文章創作靈感，歡迎閱讀。
觸發器范文1
Goele出生在離安特衛普不遠的一個村莊――布萊切特，后來她去了安特衛普上學，之后就一直在那里生活。她很喜歡安特衛普的歷史，以及現在的環境和氛圍，也喜歡曾在這里居住和工作過的藝術家，并且她一直以住在魯本斯小鎮而自豪――她喜歡魯本斯運用色彩的方式，喜歡他的精湛技藝和作品中的愉悅感。Goele的母親是一位陶瓷藝人，一直在藝術方面給予她很多支持，后來Goele在一些老師和同學的影響下開始了解當代藝術，她喜歡的藝術家有瑞士藝術家Peter Fischli&David Weiss、Pipilotti Rist、Roman Signer，比利時藝術家Michel François & Ann Veronica Janssens，美國藝術家Jimmie Durham、Mike Kelley等。有一次Goele在歐洲陶藝中心（EKWC）認識了米念的藝術家侯嘉文，聊得很投機，也促成她如今第一次來到中國做作品，本刊特別對Goele進行了采訪。
Q：為了收集這些肥皂頭，你去了歐洲很多國家嗎？現在收集到多少了？
A：我平時向我的朋友和我遇到的人收集這些肥皂頭，所以基本都是比利時的肥皂，另外，加拿大也有一個人為我收集?，F在我手頭約有360塊肥皂頭。
Q：為什么你只要用剩下的、小得幾乎不能再用的肥皂？
A：它們是殘留物，是使用者用手“雕刻”的剩余肥皂，因而帶著他們的痕跡。這些肥皂也可以被看作石頭，放在一起的時候像考古遺留物――而實際上它們確實如此，這些東西就像人們的工具。這些肥皂像其他任何殘留物一樣令人感覺很臟，但同時因為它們是肥皂，所以又會令人覺得干凈。我在做這件事的時候也在分析事物的很多層關聯。我盡量從顏色、形狀、質地等各種角度來排列它們、來尋找它們的之間的關聯。
Q：在過去10年中除了做這個項目你還從事其他項目和工作嗎？
A：我還做了很多其他的藝術作品，也教書。簡單說，向別人討要一塊肥皂并不需要花很多時間――但人們使用一塊肥皂所花的時間卻要長得多。我從1998年開始跟別人要肥皂，2010年我才第一次做了跟肥皂頭有關的展覽。
Q：當你上門去找人家要肥皂的時候人們通常都什么表情？有什么好玩兒的故事嗎？
A：其實只是在北京我第一次這樣挨家按戶上門去找人要肥皂，以前在比利時我從沒這么試過。這確實是個很好的經驗，人們的反應都各不相同：有的人很耐心地聽你說，有的人一聲不吭，還有的人覺得像聽到了不可思議的事情，有的人很友善地開始說自己的故事，并邀請我們進屋。這個時候，肥皂就像一個觸發器，使得人們開始交流。我第一次做肥皂頭展覽的時候，邀請了所有給過我肥皂的人們，他們在現場彼此交談，說起有關的故事。
Q：你最初怎么產生這想法的？
A：我做作品時常常使用去污的材料，比如清潔劑或者砂紙。我認為材料是理解一件作品的切入點。帶有清潔和去污性質的材料代表一種功能，其實每件東西都像是一個多重功能的綜合體，有點像做數學題。為了做一個作品，藝術家得知道他為什么要做以及從作品中他能得到什么。當你用一種特別的材料來做作品的時候，你會在其中找到人們之間的各種各樣的關聯。以前我曾經用肥皂做過一個雕塑，這個收集肥皂的想法應該是從那時候蹦出來的。對我來說，創作來自思考和感覺，是一些特別純粹的想法和感知的混合體，這些東西對創作者來說必須是純凈的和誠懇的。
Q：你藝術創作的核心思想是什么？
A：很難三言兩語說清。我的作品就像是我思想的殘留物，像我為了找到回家的路而扔在路上的石頭。我更喜歡在一個場景里去表達，通過我所創作的物品――其作用如同戲劇中的演員。我感興趣的是，由藝術和物品綜合產生的作品會通過怎樣的方式去凝聚人群。我也思考人們怎么看他們自己的美學和世界之間的關系、怎么把美的和丑的東西并置在一起――我把這套有關想法稱為“安慰機制”。
觸發器范文2
關鍵詞：觸發器；電路設計；低功耗；性能優化
中圖分類號：TN783文獻標識碼：B
文章編號：1004373X(2008)2001005
Analysis and Comparison of Performance and Energy of Flip-flop
ZHANG Xuan，ZHANG Minxuan,LI Shaoqing
(School of Computer Science,National University of Defense Technology,Changsha,410073,China)
Abstract：The development of flip-flop′s performance and energy plays animportant part in the design of total circuit,In order to design the circuit of high performance and low energy,it seems very important to make an optimization of flip-flop's performance and energy.This paper describes all kinds of parameters of flip-flop,analyses and compares some typical flip-flops,makes a comparison of several low-energy flip-flops referred in correlative paper and makes a prospect for flip-flops.It makes a matting for reasonable utilizing flip-flop existed in the standard cell and developing flip-flop of higher performance.
Keywords：flip-flop;circuit design;low energy;performance optimization
1 引 言
時序邏輯電路由存儲電路和組合邏輯電路構成，存儲部件保持系統的狀態，組合邏輯電路負責計算時序邏輯電路的下一狀態及電路輸出。觸發器作為一種存儲電路，在數字電路系統中起著重要作用。
依據不同的標準，觸發器可以劃分為多種不同類型。從采樣的頻率進行劃分，觸發器可分為主從觸發器和脈沖觸發器；從時鐘控制位置的角度進行劃分觸發器可分為動態觸發器和靜態觸發器；從時鐘信號的多少角度進行劃分觸發器可分為單時鐘電平和多時鐘電平觸發器；從時鐘的采樣邊沿的多少的角度進行劃分觸發器可分為單邊沿觸發器和雙邊沿觸發器。
隨著VLSI技術的不斷進步，數字系統的運行速度和功耗要求不斷提高，對觸發器性能參數的要求也更為苛刻,要求觸發器應該具有低功耗、短延時、較少的晶體管數目，較大的噪聲容限和比較強的抗干擾性等特征，這些要求中，對延時和功耗的要求尤為重要。
本文從主從觸發器和脈沖觸發器的角度，闡述各種觸發器的性能，并對一些典型的觸發器進行分析和比較,對有關論文中提出的幾種低功耗的觸發器進行介紹。為以后選擇使用寄存器和寄存器的優化工作做一定的理論鋪墊。
2 觸發器性能參數及幾種典型觸發器的介紹
2.1 時間參數
描述觸發器的主要時間參數有建立時間，保持時間以及時鐘到輸出的延遲。時鐘到輸出的延時是指時鐘跳變沿到輸入數據傳輸到輸出的延時；建立時間是指時鐘跳變之前數據必須有效的時間；保持時間是在時鐘跳變之后數據必須仍然有效的時間。如果數據建立時間太接近時間有效邊沿，觸發器將會失真，T為時鐘周期,必須大于等于最差的時鐘到輸出的延時的總和。
T>=TCLK-Q+TSETUP+TLOGIC+TSKEW（1）
其中，TCLK-Q為觸發器的傳播延時；TSETUP為觸發器的建立時間；TLOGIC為最大的組合CLK邏輯的延時；TSKEW為時鐘的相對的時間偏移，如圖1所示。
2.2 功耗參數
觸發器的功耗由4部分組成：短路電流功耗，亞域漏流功耗，開關過程功耗，靜態功耗。電壓越低時,短路功耗的消耗就越少；電壓越高，亞域漏流功耗越少。但是隨著電壓的增高，短路功耗的增加的程度比亞域漏流功耗減少的程度要大；對于開關功耗，當轉換頻率一定時，電壓越高，消耗的功耗越高；在觸發器中靜態功耗相對比較小，可以忽略。所以，總的來說降低電壓能減少功耗。
上面的描述可以用下式表示：把energy-per-transition定義為單個時鐘周期觸發器的能量消耗。ai－j是從狀態轉換概率；ei－j是狀態轉換消耗的能量；功耗可以通過公式表示為:
E=a0－0*e0－0+a0－1*e0－1+
a1－0*e1－0+a1－1*e1－1（2）
從上式分析可以看出，可以分別通過改變a和e來降低功耗。改變a的措施有減少觸發器的節點的冗余跳變，改變e的措施有降低電壓、減少電路節點電容以及縮減晶體管的大小。
2.3 主從觸發器
主從觸發器由2個鎖存器組成,前一級鎖存器在低（高）電平時將輸入傳至輸出,后一級鎖存器在高（低）電平時將輸入傳至輸出。典型的主從觸發器有傳輸門觸發器（TGFF）,帶門控的傳輸門觸發器（GTGFF），真單向觸發器（TSPC）和對時鐘偏差不敏感的觸發器（C2mos,MC2mos）等。TGFF的輸入信號通過反向器隔離加強，它是功耗、噪聲容限、速度的最好折衷，用傳輸門實現主從觸發器是很好的選擇。GTGFF是在TGFF的基礎上在主站加1個內部時鐘控制門得來的，因為有了時鐘控制門，GTGFF的功耗相對于TGFF要小些。內部時鐘控制門減少功耗的關鍵在于內部時鐘門邏輯和時鐘功耗開銷的折衷與平衡。TSPC避免了因時鐘偏差引起的各種問題，只用單相位時鐘來實現主從拓撲結構，使電路不產生競爭，單相位時鐘觸發器對局部時鐘偏差不敏感，其動態實現導致高開關頻率和低時鐘負載， TSPC邊沿觸發器依賴于足夠陡直的時鐘斜率以限制觸發器的透明時間（例如保持時間，在透明時間輸入可以直接傳到輸出），其上升時間必須仔細優化。兩相設計會引起競爭問題，但也可以采用C2MOS這樣的電路技術來消除，C2MOS觸發器是把傳輸門鎖存器中連接到頂端PMOS和底端NMOS晶體管的連線去掉而得到的；偽靜態C2MOS 觸發器是在動態C2MOS 觸發器中主從鎖存器的輸出端分別添加一個弱C2MOS 反饋而得到的；MC2MOS是通過C2MOS改進而來，它的低功耗的反饋保證了它的全靜態操作。 PowerPC603觸發器，如圖2所示，使用傳輸門結構，有比較快的上拉能力，反饋傳輸門用一個鐘控反相器替換，powerpc603電路結構,是傳輸門觸發器（TGMS flip-flop）和MC2mos的組合。
2.4 脈沖觸發器
脈沖觸發器也是雙站的觸發器，第一站是脈沖產生器，第2站是一個鎖存器。
圖3所示是半動態觸發器SDFF的原理圖，前端是動態的，產生一個時鐘脈沖，觸發后端一個靜態的鎖存器，當CP為0時，X為1，脈沖觸發器需要在電平無效的時候，把X點預充為高電平。當CP為1，CP的信號還沒有傳到與非門時，S點還是打開的，如果此時D為1，X的值就可傳出去。當3個反向器的時間過去后，CP的新值傳到與非門上，S關斷，D的值就傳不出去，這就是一個取值脈沖?；旌湘i存的觸發器（HLFF），在結構上與SDFF相似，有一個靜態的脈沖產生器，此電路的建立時間可以為負，所以寄存器本身的延時很短，但是其在上升沿附近輸出可以有多次翻轉，因此不應使用這一寄存器的輸出來驅動動態邏輯或作為其他寄存器的時鐘。靈敏放大器（MSAFF）是一個完全不同的脈沖觸發器，它在需要高性能或者傳送低擺幅的時候使用，它可能成為未來發展的方向之一。
主從觸發器相對脈沖觸發器來說有較好的內部抗競爭能力，消耗較低的功耗，但是其他參數都高于脈沖觸發器。
3 比 較
在電路和系統級對觸發器的延時和功耗進行優化,對觸發器性能的提高有極其重要的作用。本文研究了幾種典型觸發器的性能，圖4［1］是對各種典型觸發器功耗的比較，該圖顯示了主從觸發器比脈沖觸發器消耗更少的能量，TGFF是消耗功耗最少的觸發器，在低能量的設計中，它是最好的選擇，它的功耗延時積比較小，TGFF是和帶內部時鐘門觸發器比較的標準。圖5［2］是對各種觸發器毛刺功耗的比較，由于采樣時間短，脈沖觸發器消耗的毛刺功耗最??；而當主站是透明時，主從觸發器對毛刺非常敏感；時鐘門電路要消耗很大的毛刺功耗，這是因為時鐘門邏輯不斷地比較輸入與輸出，它忽略了時鐘沿的跳變，傳播毛刺（時鐘的毛刺不影響觸發器的時序競爭的抗干擾性，時鐘的滯后問題是產生競爭的原因，解決時序競爭的辦法就是采用比較高的電壓）。圖6［3］是對幾種典型觸發器跳變概率的功耗延時積的比較，它顯示了在高跳變概率的電路中，SDFF和MSAFF擁有最好的功耗延時積，雖然它們的功耗延時積很好，但是在設計中更傾向于使用TGFF，因為TGFF的內部競爭力很好，很適合在有時鐘滯后的大規模的電路設計中使用。（在很多的低功耗設計中，觸發器很少處在關鍵路徑上，當建立時間沒有包含在觸發器的延時中時，觸發器的EDP的排序就會改變）。相對于主從觸發器，脈沖觸發器有更小的延時，這是因為它的建立時間很小，有的甚至為負，這使得脈沖觸發器的競爭力比較好。帶有內部時鐘控制門的脈沖觸發器和沒有內部時鐘控制門的脈沖觸發器相比，競爭能力（race immunity）不太好。帶有內部時鐘門的主從觸發器和沒有內部時鐘門的主從觸發器相比，競爭能力比較好。例如：GTGFF和TGFF相比有更好的競爭能力，而這是以增加延時為代價的。
通過對各種觸發器進行比較，考慮到結構、可靠性、管子數目，以功耗延時積作為重要指標，可以知道傳輸門觸發器（TGMS）和PowerPC603觸發器是功耗延時性能最好的全靜態觸發器，并且它們在功耗延時空間覆蓋了相對較寬的范圍，PowerPC603和傳輸門觸發器具有最優的功耗延時積；在追求高速時可考慮脈沖觸發器，例如HLFF和SDFF，SDFF因為建立時間短而成為最快的觸發器，但是它們消耗了可觀的功耗，約為傳輸門觸發器（TGMS）的2倍。而真單向TSPC和動態傳輸門觸發器在性能上和SDFF差不多，在功耗上與傳輸門觸發器差不多，但是它們的內部結點X對于漏電流和其他噪聲來源很敏感，可靠性不高，在調試模式下容易出錯。
同時也有研究表明PowerPC603和HLFF的PDP值差不多，但是HLFF比PowerPC603更快。此電路的建立時間可以為負，所以寄存器本身的延時很短，但是其在上升沿附近輸出可以有多次翻轉，因此不應使用這一寄存器的輸出來驅動動態邏輯或作為其他寄存器的時鐘。
PowerPC603和C2MOS具有最好的低功耗設計的風格，SAFF可能是未來設計的主流，雖然SAFF在輸出端速度有瓶頸，但是它是功耗速度的好的折衷。
4 幾種改進的觸發器的介紹
針對傳統的寄存器的缺陷，通過對傳統寄存器進行功耗和性能上的優化，提出了如下一些解決方案：通過避免不必要的結點的傳遞減小功耗、優化性能。避免不必要的結點的傳遞方法主要有數據前瞻、條件預沖、條件放電、條件占有、自適應方法等；另一種方案就是采用雙邊沿的技術，通過減少時鐘系統的功耗減少觸發器的功耗，雙邊沿觸發器的性能是單邊沿觸發器性能的2倍，而功耗和單邊沿觸發器的功耗一樣，采用雙邊沿技術對功耗和性能的提高具有深遠的影響。
觸發器范文3
打開Powerpoint2013，插入圖片并縮小，切換到“開始”選項卡，單擊“選擇”按鈕選擇“選擇窗格”，這樣可以看到當前頁面中的所有對象，雙擊圖片名稱可以修改成指定的名稱，如：圖1-小圖，這樣便于后面進行選擇（見圖1）。使用“選擇窗格”可以精確選擇特定對象，特別是當頁面中對象很多，并且重疊在一起時，非常實用。
再次插入該圖片，并放大覆蓋整個頁面，并取名為“圖1-大圖”，選中該圖片，切換到“動畫”選項卡，單擊“添加動畫”按鈕選擇“更多進入效果”彈出對話框，選擇“基本縮放”（見圖2），這樣制作出圖片放大動畫。
再次單擊“添加動畫”按鈕選擇“更多退出效果”彈出對話框，選擇“基本縮放”，這樣制作出圖片的縮小動畫。單擊“動畫窗格”按鈕，可以看到“圖1-大圖”應用了兩種動畫（見圖3）。如果這里只顯示一種動畫效果，可能是添加動畫時沒有從“添加動畫”按鈕中進行添加，而是直接選擇動畫效果的。
觸發器范文4
[關鍵詞]觸發器 邏輯功能 記憶法
[中圖分類號]G71[文獻標識碼]A[文章編號]16746058（2016）300117
觸發器是中職學生必須掌握的基礎知識，描述觸發器邏輯功能的方法有真值表、邏輯表達式、波形圖、邏輯圖等。由于觸發方式的區別，因此學生不易記憶，容易混淆邏輯關系。筆者結合實際教學總結以下方法以便學生巧記觸發器的邏輯功能。
一、觸發器名稱和邏輯功能關聯記憶法
觸發器主要有兩個雙穩態：0態和1態。相應輸入端能使輸出端Q處于0態和1態，稱為置0端或置1端。在觸發器接收數據期間，置0端有效，Q輸出為0，置1端有效，Q輸出為1，簡記為置0端有效置0，置1端有效置1。在中職教材中只涉及RS觸發器、JK觸發器、D觸發器。按照01的順序關聯觸發器名稱可以記為“RSKJ”。把JK觸發器記憶為KJ觸發器，以便符合01順序，即RSKJ對應0101，R端、K端為置0端，S端、J端為置1端。D觸發器只記住D端置1為1，置0為0，不需要特別想辦法記憶。實際上應向學生說明除了RS觸發器外，JK觸發器J與K端不再稱置0端與置1端，也就是這兩端有效組合時還有別的功能，但筆者要求學生在心里還把它們記為置0端與置1端，這樣，觸發器功能記憶就方便了：“置0端有效置0，置1端有效置1；兩者同時有效，RS不允許，JK翻轉；兩者同時無效，均保持功能。”
二、觸發方式與記憶標志
無論是置0端還是置1端有效與否，還得取決于控制端是否有效。只有在控制端有效的前提下，觸發器才接收數據，否則，即便是置0端、置1端都有效也不會輸出數據。所以，控制端與置0端、置1端形成了“控制與受控”的關系。對受控端而言，有效無效表現在電平方式上，即高電平有效或者是低電平有效；對控制端而言，有效無效的表現形式有兩種，一是電平觸發方式，和受控端一樣；二是邊沿觸發方式，即上升沿或下降沿有效。故對置0端、置1端只有高低電平有效的說法，對控制端CP可能是高低電平有效，也可能是邊沿觸發有效，確認的標志就是在電路圖中CP端是否有“>”號存在，如有則上升沿有效；如有“>”且電路圖邊沿線外對應有圓圈標志則下降沿有效；如果沒有“>”則表示電平觸發方式。
在比較復雜一點的集成觸發器中，一般會出現直接置0端、直接置數端，叫法多樣：直接置數端、復位端、清零端。這些具有“直接”功能的端不受控制端控制，只要它們有效即進行相應的置數或清零操作，所以“直接”功能的端口在數據傳輸初始和結束時可能有效，起到準備和收尾工作作用，而在正常處理數據時應是無效存在的。在電路圖標志端符號一般加下標加以區別，如“直接置數端SD”。
三、記清楚關鍵“唯一”功能，其他類觸發器則聯想記憶
基本RS觸發器具有三個唯一：唯一學過的沒有控制端的觸發器；唯一的低電平有效的觸發器；唯一不允許置0置1端同時有效的觸發器。 對于基本RS觸發器和同步RS觸發器R端與S端不允許同時有效可以理解為：在邏輯電路中對數據的邏輯關系中出現同時有效時，輸出Q端會根據電路原理有可能出現1，也有可能出現0，到底會出現0還是1，對RS觸發器而言是不確定的，但不是0就是1，所以電路本身不會就此癱瘓，但對邏輯結果而言出現了不確定性，因此對電路本身是正常的，對邏輯關系來說是混亂的，故不允許RS端同時出現有效。另外還有一層含義，正因為電路在這種情況下還能正常工作，當出現RS端同時有效的不確定的邏輯結果對整個電路的邏輯關系不影響時，或者說數據在出現不確定邏輯結果期間，電路正好不接收數據，所以這個不確定結果也就沒有在邏輯關系中表現出來。所以我們要理解為對聯邏輯關系有影響時不允許，沒影響時可以出現，而不是絕對不出現。這點筆者是通過分析觸發器功能作邏輯波形圖時，學生遇到這種情況時無法完成后發現的。 唯一功能掌握了，其他情況比較好記，如集成邊沒JK觸發器是在控制端控制下，高電平有效，控制端是邊沿觸發方式，在CP有效期間，K有效置0，J有效置1，同時有效翻轉，無效保持，CP無效保持。
四、對置0、置1端和CP控制端相連類觸發器分析
觸發器范文5
關鍵詞：D觸發器 74HC74 檢測電路 故障鎖存
中圖分類號：TM57 文獻標識碼：A 文章編號：1672-3791（2014）02（a）-0185-02
1 D觸發器的基本原理
1.1 觸發器的基本概念
觸發器是用于存儲一位二進制信號的基本單元電路，具有記憶功能。觸發器具備兩個基本特點：一是具有兩個自行保持的穩定狀態0和1；二是在不同的輸入信號作用下，能夠置成0狀態或1狀態。所有的觸發器都具有兩個輸出端Q和，所謂觸發器的0狀態是值輸出端處于Q=0，=1狀態；觸發器的1狀態是指輸出端處于Q=1，=0狀態。
1.2 D觸發器的工作原理
凡是在時鐘信號作用下，具有置0、置1功能的觸發器，叫做D觸發器。我們以利用CMOS傳輸門的邊沿觸發器為例對D觸發器的工作原理進行分析。
利用CMOS傳輸門的D觸發器，如圖1所示，其電路結構上是由兩個觸發器構成，一主一從，但是該觸發器的動作特點與主從RS觸發器和JK觸發器完全不同。
工作原理：CP=0時，TG1和TG4導通，TG2和TG3截止。由于TG1導通，D信號能夠傳輸到G1門的輸入端，使得主觸發器的Q′=D，但是由于此時TG2截止，所以主觸發器的狀態無法保持，Q′始終隨著D而變化；又由于TG3截止，TG4導通，所以從觸發器的狀態能夠保持不變。當CP出現上升沿時，即CP=1時，TG1和TG4截止，TG2和TG3導通。由于TG1截止，D信號不能被傳輸到G1門的輸入端，此時D信號的變化，不能影響主觸發器的狀態，又由于TG2導通，所以CP上升沿到來前一瞬間D的狀態被傳輸到主觸發器，并被主觸發器保持下來；而此時TG3導通，所以主觸發器的狀態被傳輸到從觸發器，即Q=Q′=D，雖然此時TG4截止，從觸發器的狀態不能自行保持，但是由于Q始終等于Q′，而Q′保持不變，故從觸發器的狀態能夠得到保持。
根據上述工作原理，可得到利用CMOS傳輸門的D觸發器的特性方程為：
Qn+1=DQn+Dn
化簡得：Qn+1=D。
2 編碼檢測電路存在的問題
DX-600中波發射機是由美國哈里斯公司生產的全固態中波發射機，該機器系統龐大、電路結構復雜、故障檢測繁瑣，維護量大，維護難度高。該機器主要由3個功放單元、合成器、控制單元以及附屬設備組成，主要包括射頻信號系統、音頻信號系統、控制與檢測系統，其中控制與檢測系統是核心。其工作原理是模擬的音頻信號經過A/D轉換后變成12BIT的數字信號，并經調制編碼成為功放模塊導通與否的控制信號，各導通模塊輸出進行合成，合成輸出電壓取決于瞬時功放模塊導通的數目，輸出經過匹配濾波，最終由四塔定向天線發射出去。
在DX-600中波發射機中，每個功放單元均有7塊調制編碼板，調制編碼板的主要作用是將數字化的音頻信號編碼成控制功放模塊導通的調制信號，該電路板主要包括調制編碼的控制與檢測電路。由于7塊調制編碼板的控制與檢測輸出部分都是并聯的，作為整機調制最重要的部分，一旦某塊板出現故障，立即造成機器故障關機，無法再開啟，對安全播出影響巨大。
如圖2所示，該電路是調制編碼板的編碼故障檢測電路部分，當調制編碼各部分正常工作時，將送出高電平信號給緩沖器U49-1、3，U49-2、4反相輸出低電平信號，此時三極管Q5不導通，R54鉗在高電平位置，J8-33輸出高電平正常信號，同時DS9不亮；當調制編碼出現電源等故障時，將送出低電平信號給緩沖器U49-1、3，U49-2、4反相輸出高電平信號，此時三極管Q5導通，R54被拉低，J8-33輸出低電平正常信號，送到控制板執行關機命令，同時故障檢測燈DS9亮紅燈，指示編碼電源故障。由于7塊調制編碼板的檢測輸出是并聯的，當其中一塊調制編碼板出現故障時，因為該板的故障檢測燈DS9無法鎖存指示，所以無法判斷故障是哪塊編碼板引起的，而且更換一塊電路板至少需要5 min，即使用排除法也要二三十分鐘，容易造成嚴重的停播事故。我臺發射機曾經出現過類似的調制編碼板電源故障，但是由于故障檢測燈DS9不能鎖存，而且功放單元發生故障后立即關機了，無法判斷故障來源，只能采取逐一更換電路板的方法來排除，時間久，效率低，嚴重影響了播出安全和播出效果。
3 編碼檢測電路的改進
3.1 74HC74觸發器
如圖3所示，該表為74HC74的功能表，74HC74為單輸入端的雙D觸發器，其觸發原理：當SET端為高電平、CLR端為低電平時，無論輸入D端和時鐘CP為任何狀態，觸發器輸出Q端均為低電平；當SET端、CLR端為高電平時，此時若輸入D端和CP也為高電平，則觸發器輸出Q端為高電平。
3.2 改進的檢測電路
針對原電路無法鎖存的問題，結合74HC74觸發器的功能原理，我們對電路進行改進，設計了以D觸發器為主的編碼檢測鎖存電路。如圖4所示，該電路與原電路相比，增加了74HC74觸發器和S10復位開關。
電路原理：當調制編碼各部分正常工作時，故障檢測信號為高電平，經緩沖器U49-1、3，U49-2、4反相輸出低電平信號，此時三極管Q5不導通，R54鉗在高電平位置，J8-33輸出高電平正常信號；同時送到U1的CP端為低電平，U1不觸發，Q端輸出保持低電平，DS9不亮；當調制編碼出現電源等故障時，故障檢測信號變為低電平，經緩沖器U49-1、3，U49-2、4反相輸出高電平信號，此時三極管Q5導通，R54被拉低，J8-33輸出低電平正常信號，送到控制板執行關機命令；同時送到U1的CP端和D端均為高電平，U1觸發，Q端輸出高電平，DS9亮紅燈并鎖存。此時可根據DS9的指示快速找到發生故障的調制編碼板，按S10開關可將DS9復位。
4 結語
經過實驗論證，確定改進后的編碼檢測電路能夠實現故障指示的實時鎖存以及復位功能，使技術員能夠立刻找到故障點，迅速排除故障，而且故障排除時間縮短至僅為原先的1/10，實踐證明效果很好，而且具有推廣價值。DX系列的中波發射機雖然是目前最世界上最先進的全固態中波發射機之一，但是設計也是會有不足之處的，我們在日常維護中需要多思考，多總結，并對相關電路進行改進，更好地保證安全播出。
參考文獻
[1] 范立南，代紅艷，恩莉，等.數字電子技術[M].中國水利水電出版社，2005.
觸發器范文6
關鍵詞：并發控制；糾錯方法；網站結構
中圖分類號：TP311 文獻標識碼：A 文章編號：1009-3044（2013）29-6656-05
樂觀并發假設多用戶并發的事務在處理時不會彼此互相影響，各事務能夠在不產生鎖的情況下處理各自影響的那部分數據。在提交數據更新之前，每個事務會先檢查在該事務讀取數據后，有沒有其他事務又修改了該數據[1]，其系統的正確性不僅依賴于事務的邏輯結果[2-3]，而且依賴于該邏輯結果所產生的時間。如果其他事務有更新的話，正在提交的事務會進行回滾。樂觀并發多數用于數據爭用不大、沖突較少的環境中。
1 數據庫系統的結構
1.1 觸發器
觸發器是對表進行插入、更新、刪除的時候會自動執行的特殊存儲過程[9-10]。觸發器一般用在比較復雜的約束上面。觸發器和普通的存儲過程的區別是：觸發器是當對某一個表進行操作。
觸發器可以查詢其他表，而且可以包含復雜的SQL語句。它們主要用于強制服從復雜的業務規則或要求[11]。
在交易記錄表上的觸發器代碼：
CREATE TRIGGER Insert_chufa //建立一個觸發器命名為Insert_chufa
AFTER INSERT ON JIAOYIBIAO //設定觸發方式為在交易表進行了插入操作以后觸發
FOR EACH ROW //定義觸發器類型為行級觸發器
AS BEGIN
INSERT 1INTO chufabiao VALUES（new.shangdai，new.shagdai，new.shenyu，new.bushu，new.goumi，new.shijian）； //觸發器在觸發后完成的操作
從以上可以看出在交易記錄表上創建了一個行級觸發器（FOR EACH ROW）以達到每當一條記錄插入交易記錄表時就往觸發表里插入一條記錄[12]的目的，after insert保證了在記錄先在交易記錄表中插入[13-14]保證了交易記錄表與觸發表之間的先后關系。
1.2 表結構
一般的樂觀并發控制只在事務提交時查看其時間戳[15]，若時間戳發生改動則說明在此事務執行過程中有其他事務對其操作對象進行寫入從而回滾此事務，在這一過程中所需要的只有交易記錄表與庫存表，每張表的列數也較少[16]，在數據競爭較小的環境下有較高的效率，但當在數據競爭較大時效率會大大降低，為應對此環境需要對其處理流程以及表結構進行修改。
一般樂觀并發表結構如表1和表2所示。
從上述表結構中可以看出改進并發在表的數量與每張表的屬性上都與一般樂觀并發有著一定程度的區別：
1） 在交易記錄表方面改進并發算法比一般樂觀并發算法多出兩列，分別是剩余數量和被修改次數。
2） 在庫存表方面改進并發算法將修改發生時間這一列改為此商品被修改次數。
3） 觸發表里的記錄是由交易記錄表里的記錄去掉客戶代號這一列后通過觸發器生成的。
bushu列代表此商品被修改次數及從此商品銷售開始，被客戶修改的次數。
在上述的不同點中可以看出每個表都加入了此商品被修改次數這一列，這一列對改進并發的核心算法來說是非常重要的。它代替了時間戳來查找有無數據沖突，每當服務端接收到客戶端傳來的購買指令就會開啟一個事務在此事務中先在庫存表中讀取所要購買的商品信息，生成交易記錄時將此商品被修改次數加1代表這是此商品的bushu+1次修改，當在此事務的執行過程當中又有一個事務對此商品進行修改那么此事務在生成交易記錄時此條記錄的此商品被修改次數也為bushu+1。
丟失修改類的錯誤發生的主要原因是，系統不知道在兩次訪問數據的時間間隔內有多少事務對此數據項進行了修改，在一般樂觀并發中只要時間戳不同就回滾事務，之所以不能做其他操作是因為不知道時間戳在此期間改變了幾次，在改進算法中被修改次數記錄了在 此事務提交后數據項被修改的次數在觸發表中可以看出在一個事務執行周期內有多少事務與其有數據沖突，這樣就為此改進算法提供了監控和調整的前提。
2 服務器端與數據庫的線程結構
客戶購買商品后服務端所生成的線程對數據庫的操作步驟：
1） 從庫存表里讀取與客戶端傳遞的商品編號對應的商品信息并將讀取的步數加1（i=bushu+1）。
設傳來的商品代號為d，
2） 賦予時間戳（t）。
3） 將客戶對此商品的修改（包含時間戳）插入交易記錄表。
4） 待交易記錄表中的觸發器將此行插入觸發表根據時間戳（t）找出所在行的行標（k）。
5） 在觸發表中查找商品代號相同步數為i且行標小于k的元組并計數（r）。
（1） 若r=0 更新庫存表。
（2） 若r>=2從觸發表里刪除此元組并在交易記錄表中刪除于此對應的元組通知客戶端交易失敗。
（3） 若r=1
① 找到此步數重復元組并從元組中讀出剩余數量（sy），生成一新的記錄將當前購買量（gml）減去剩余數量得（sy=sy-gomai）并將i加1（m=i+1），賦予時間戳（t1）。
② 向觸發表中插入此經過修改后的記錄。
③ 根據時間戳（t1）找出所在行的行標（k1）。
④ 在觸發表中查找商品代號相同步數為m且行標小于k1的元組并計數（r1）。
⑤ 若r1=0更新庫存表并將m、t1、sy更新至交易記錄表對應時間戳為t的元組中。
⑥ 若r1>=1從觸發表里刪除此元組并在交易記錄表中刪除于此對應的元組通知客戶端交易失敗。
3 改進算法與傳統樂觀并發算法比較
下面具體分析一下傳統樂觀并發算法與其改進算法的一些特點。
設在某個時段間內有兩個事務對庫存表中的同一商品進行讀寫操作，如圖1所示：
從圖1對過程的描述可以看出事務1和事務2之間有著明顯的數據沖突，事務1對數據庫的修改丟失了。事務2在t4寫入庫存表時系統邏輯發生錯誤。
若數據庫采用了傳統的樂觀并發控制，結果如圖2所示：
從上圖中可以看出經過傳統的樂觀并發控制當事務1和事務2發生數據沖突時為了保證系統的正確性系統將事務1對數據庫做的讀寫操作是全部取消，事務1回滾。
可以看出這種并發方式用在購物網站中效果不好，它違反了在商品交易中先到先得的原則會給用戶較差的體驗。
若數據庫采用了改進并發控制，結果如圖3所示：
從圖3中可以看出經過改進并發控制當事務1和事務2發生數據沖突時系統會在觸發表里查找事務2對應的數據庫操作，當系統發現事務2所對應的數據項與在其之前的事務1的數據項步數相同時會根據事務1的數據項重新生成一個數據項插入到觸發表中去，在圖中新數據項在t5插入觸發表，經過再次判斷事務2將在t6完成對庫存表的寫入。
改進并發控制的優點還在于當系統中沒有數據沖突時每個事務相比傳統的樂觀并發控制的事務，執行時只多出在觸發表中進行一次查找的時間，對系統效率的影響不大，但當有數據沖突時相比傳統的樂觀并發控制直接使事務回滾，可以看出改進算法可以使系統效率提升。
4 實際測試
4.1 測試方法
設有三個事務w1、w2、w3 ，將w1和w2同時啟動，w3延時6秒后啟動。其中：
w1對數據庫的修改：客戶4購買商品代號為12的商品5件；
w2對數據庫的修改：客戶6購買商品代號為12的商品4件；
w3對數據庫的修改：客戶2購買商品代號為12的商品6件。
在測試中使得w1與w2發生數據沖突。
分別使用傳統的樂觀并發控制和改進并發控制對系統進行控制，用所得結果進行比較。
4.2 測試結果
下面兩幅圖為經過傳統的樂觀并發控制和改進并發控制后系統的交易記錄表里的內容：
從交易記錄表與庫存表的結果比較中也可以看出使用傳統的樂觀并發控制后的庫存表的剩余為57，使用改進并發控制后的庫存表的剩余為52，這表示使用改進并發控制后有一個原本要回滾的事務正確提交了，說明改進并發控制相較傳統的樂觀并發控制有一個較高的提交率，說明了改進并發控制對此系統有著較高的適應性。
5 結束語
此改進算法在繼承了一般樂觀并發算法的快速，無死鎖等特點的基礎上提高了系統的并發度，使得事務可以在不加鎖的狀態下獲得一個較高的提交率。系統的結構較好的應對了丟失修改類數據的錯誤，這使得此系統在購物網站等方面有一個較好的應用。
參考文獻：
[1] 賈智平，崔文靜.分布式實時數據庫系統中基于Web的并發控制[J].大連理工大學學報，2003，43（10）：196-200.
[2] 陶宏才.數據庫原理及設計[M].北京：清華大學出版社，2004.
[3] 廖國瓊，李陶深.一種支持工程設計事務的樂觀并發控制方法[J].計算機工程，2000，26（7）：25-26.
[4] 潘瑞芳，朱永玲，葉福軍.數據庫原理及應用開發[M].北京： 中國水利水電出版社，2005.
[5] Abraham Silberschatz（美）.數據庫系統概念[M].楊冬青，譯.北京：機械工業出版社，2002.
[6] 舒后.分布式數據庫系統的并發控制方法討論[J].微型機與應用，2002，33（12）：14-17.
[7] 趙杰，李濤. SQL SERVER 數據庫管理、設計與實現[M]. 北京：清華大學出版社，2004.
[8] 韓宏志.數據庫設計與開發教程[M].北京：清華大學出版社， 2005.
[9] 陳俊伽，王韜.關系數據庫并發控制機制研究[J].科學技術與工程， 2007，7（18）：46-49.
[10] 丁寶康，董健全：數據庫使用教程[M].北京：清華大學出版社，2001.
[11] Sha L Raj Kumar R John P. Lehoczky. Priority Inheritance Protocols ： An Approach to Real2time Synchronization [J].IEEE Transactions on Computers，1990，39 （9）：1177-1185.
[12] 王博，李臘元，馮美來.基于數據同步協議的研究與實現[J].武漢理工大學學報，2007，12（6）：68-70.
[13] 張麗華，李莉.達夢數據庫并發控制機制研究[M].北京：程序員出版社，2007.
[14] 蔣芳就.基于MS SQL Server分布式數據庫的安全性設計[J].計算機系統應用，1999，21（2）： 30-33.