前言：中文期刊網精心挑選了偏置電路設計范文供你參考和學習，希望我們的參考范文能激發你的文章創作靈感，歡迎閱讀。
偏置電路設計范文1
關鍵詞： AT89C51； 鋼纖維； PWM控制； 鋼釬排序電路
中圖分類號： TN911?34； TM42 文獻標識碼： A 文章編號： 1004?373X（2013）14?0149?03
Design of microcontroller?based control circuit for steel fiber sorting device
HUANG Jie
（Hunan Railway Professional Technology College， Zhuzhou 412005， China）
Abstract： A control circuit of steel fiber sorting device taking MCS?51 microcontroller as control core was designed. It generates a PWM control signal by microcontroller to control the size of the sort magnetic field according to the feed quantity. The problems of low efficiency and heating generation of the steel sorting circuit were solved effectively. The intelligent control of the magnetic field and feed speed， and high reliability of the system were realized. The control circuit designed in this paper improved the efficiency of steel fiber sorting packing.
Keywords： AT89C51； steel fiber； PWM control； steel sortingcircuit
0 引 言
鋼纖維是混凝土理想的增強材料，在混凝土中均勻地按比例摻入鋼纖維，可以使混凝土在抗拉、抗沖擊、抗裂、抗剪、抗耐磨、抗疲勞強度、抗凍融性能上比普通混凝土有很大提高。國外有研究表明，在混凝土中加入0.75%～1%的鋼纖維，可以大大提高高強度混凝土柱的彈性和延展性[1]。
國內外對鋼纖維在混凝土制作方面的應用研究較多[1?2]，但是在鋼纖維的包裝技術方面的研究基本還是空白。鋼纖維的有序包裝不只是影響到鋼纖維的運輸，還直接影響到鋼纖維的使用效果。采用人工排序的方式效率很低，自動化的鋼纖維排序設備研究具有重要的意義。本文設計的鋼纖維排序設備利用單片機進行智能控制，采用電磁排序法進行鋼纖維排序。
1 系統總體方案設計
電磁排序法的工作原理是在同一表面內設計有平行磁力線N、S極，同時設計有垂直N、S極磁力線。紙箱坐落在電磁鐵中心，通電后被磁力線包圍，采用圓筒振動篩均勻布料，鋼纖維在從振動篩落入包裝箱的過程中，受到磁力線的作用，從而依據磁力線方向，在箱內直接有序排列。系統控制電路結構如圖1所示。
圖1 鋼纖維排序設備控制電路結構圖
來料速度檢測模塊采用無接觸式速度傳感器檢測振動篩電機的轉速，從而得到振動篩的振動速度和振動篩的給料速度。
根據給料速度的大小，單片機控制排序勵磁電路勵磁電流的大小，從而控制排序磁場強度的大小，使得排序整齊而電流不過大，限制電路發熱量。料滿檢測模塊采用紅外傳感器，檢測包裝箱內裝料的量，當裝料快滿的時候，發出料滿信號，溢料保護模塊發出報警信號，如果包裝箱一直沒有更換，則當料滿以后，系統停止工作，防止溢料。系統啟動以后，散熱控制模塊啟動散熱裝置，當過熱保護模塊的溫度傳感器檢測溫度高于設定的安全溫度時，系統停機。
2 系統硬件設計
2.1 MSC?51單片機控制模塊設計
AT89C51是一種帶4 KB閃爍可編程可擦除只讀存儲器（Flash Programmable and Erasable Read Only Memory，FPEROM）的低電壓，8位高性能CMOS微處理器。該器件采用Atmel高密度非易失存儲器制造技術制造，與工業標準的MCS?51指令集和輸出管腳相兼容[3]。由于將多功能8位CPU和閃爍存儲器組合在單個芯片中，Atmel的AT89C51是一種高效微控制器。
單片機的P1.0～P1.4作為來料速度數據輸入口，過熱信號、料滿信號通過中斷0和中斷1，即P3.2，P3.3口輸入，P2.0～P2.4分別為排序勵磁PWM控制信號、退磁控制信號、過熱報警控制信號、料滿報警控制信號輸出口。
2.2 排序勵磁驅動與保護電路
排序勵磁開關管的驅動與保護電路如圖2所示，單片機輸出的PWM信號從P2.0引出后，經過74LS08整形，消除信號抖動造成的干擾。然后通過光耦TLP250進行隔離，將鋼釬排序設備的控制電路與主電路隔離，避免主電路對控制信號的干擾。
圖2 排序勵磁驅動與保護電路原理圖
勵磁電路開關管驅動選用專用驅動芯片IR2113進行驅動，IR2113是高可靠性、大電壓、高速、兩路觸發的大功率MOSFET或IGBT的驅動器[4?6]。
內部電路如圖3所示。其控制輸入信號使相應輸出端有觸發信號輸出。低壓側輸出（L0）取決于VCC，高壓側輸出（H0）取決于浮點值VBS。兩路輸出間的耐壓值為500 V。低壓側輸出和高壓側輸出與對應輸入信號同步，兩路輸出都受SD控制。高電平時無輸出，只有SD為低電平時，輸入信號的上升沿才能觸發輸出。圖3 IR2113內部結構圖
IR2113可以輸出兩路輸出，但是本設計主電路只有1個開關管，只用L0單獨輸出。從TLP250引入的PWM信號與IR2113D的LIN端子相連，LO與主電路開關管的控制極相連，COM端與開關管的陰極相連。
電路過熱信號與SD端子相連，當主電路過熱后，通過SD關閉開關管出發信號輸出，從而使主電路斷電起到保護的作用。VZ1為穩壓二極管，防止電壓過大損壞開關管。
3 系統軟件設計
主電路中采用直流斬波技術來調節勵磁電流的大小，利用單片機內部定時器功能產生PWM控制信號來控制斬波電路開關管，控制系統的控制流程圖如圖4所示。
圖4 控制系統工作流程圖
系統啟動后，首先開啟散熱風機，然后檢測包裝箱是否已經裝滿，裝滿的話開啟溢料保護，輸出溢料報警，等待更換包裝箱。沒裝滿的話則檢測系統是否過熱，過熱的話則啟動過熱保護，正常的話則讀取振動篩速度，根據振動篩速度，決定輸出勵磁PWM信號的占空比，從而控制主電路中直流斬波電路輸出電壓的大小，進而控制排序電磁力的大小。
當包裝箱即將裝滿時，輸出退磁信號，對箱內鋼纖維進行一次性整體退磁。包裝箱沒滿的話，繼續檢測振動篩速度，根據振動篩速度實時調整勵磁控制信號。實現排序電磁里的足夠大，同時避免磁場的過度飽和而嚴重發熱。
4 結 語
本文設計的鋼釬排序設備主電路采用直流斬波器調節排序勵磁的大小，控制線路以MCS?51單片機為控制核心進行設計，系統成本大大降低，降低成本的同時，實現了勵磁磁場與進料速度的智能控制，同時，提供了溢料保護，過熱保護，實現了系統的高可靠性。該系統成本低，智能化，大大的提高了鋼纖維的排序包裝效率。
參考文獻
[1] TOKGOZ S， DUNDAR C， TANRIKULU A K. Experimental behaviour of steel fiber high strength reinforced concrete and composite columns [J]. Journal of Constructional Steel Research， 2012 （74）： 98?107.
[2] LEE Hyun?Ho. Shear strength and behavior of steel fiber reinforced concrete columns under seismic loading [J]. Engineering Structures， 2007 （29） ： 1253?1262.
[3] 曹冬，尹成群，何玉鈞.基于AT89S51的新型打鈴器的研制[J].現代電子技術，2005，28（10）：79?81.
[4] 王華彪，陳亞寧.IGBT和MOSFET器件的隔離驅動技術[J].電源世界，2006（7）：56?58.
[5] 田穎，陳培紅，聶圣芳，等.功率MOSFET驅動保護電路設計與應用[J].電力電子技術，2005，39（1）：73?74.
[6] 王超.MOSFET/IGBT半橋驅動芯片IR2111的應用研究[J].機電工程技術，2008，37（8）：57?59.
[7] 王秀麗.用PWM芯片實現全橋移相ZVS隔離DC/DC變換器的研究[J].現代電子技術，2012，35（2）：188?190.
[8] 馬帥，趙仁德，許強.三相IGBT全橋隔離驅動電源設計[J].現代電子技術，2011，34（14）：199?201.
[9] 白向東.IR2132驅動器及其在三相逆變器中的應用[J].現代電子技術，2010，33（13）：51?53.
[10] 朱蓉，鄭建華.基于MCS?51單片機定時精確控制的研究[J].現代電子技術，2005，28（17）：32?34.
偏置電路設計范文2
關鍵詞：單片機；可編程；82C55A；液晶顯示器
中圖分類號：TP271文獻標識碼：A文章編號：1009-3044(2008)25-1563-03
Design of LCD/Voice Control Circuits Based on 51 Single-Chip Microcomputer
YU Xiao-long1,ZHANG Zhen1,2
(1. Information Engineering Institue, Information Engineering University, Zhengzhou 450002, China;2. Zhengzhou University, Zhengzhou 450001, China)
Abstract: This paper introduces a control circuits's design of LCD/Voice based on 51-SCM and programmable peripheral interface 82C55A. It detailed analyse the design of hardware and software. Throughing the programme of SCM, it control the working of 82C55A ,accordingly arrive at the use ofLCD/Voice circuits.
Key words: SCM; Programmable; 82C55A; LCD
當前，有很多商業場所及嵌入式產品中都用到了顯示輸出模塊，在這些電路中，有很大一部分是通過單片機進行控制的。本文提出了一種典型控制液晶顯示及語音的電路，通過51單片機AT89C55和并行接口芯片82C55A實現了對圖形液晶顯示模塊NYG12864及語音的控制。
1 硬件電路設計
1.1 主控制電路設計
在主控制電路中，選用Atmel公司的AT89C55芯片。AT89C55是一款低功耗、高性能8位CMOS微控制器，內含20KB可循環1000次寫入/擦除的閃速存儲器(Flash)，具有256*8位內部隨機數據存儲器(RAM)，32條可編程I/O口線，8個中斷源和2個優先級的中斷結構，器件兼容標準MCS-51指令系統，引腳兼容工業標準89C51和89C52芯片，采用全雙工串行通道及通用編程方式，適用于程序容量大、控制較為復雜的嵌入式應用系統中。電路工作方式控制芯片選用82C55A，它是一款可編程并行接口芯片，其工作方式有三種，三種工作方式是由其控制命令字來設定的?？刂泼钭钟袃煞N，一種是方式選擇控制字，另一種是C口按位置位/復位控制字，通過寫入不同命令控制字可分別實現對其內部A口、B口和C口的單獨控制操作。
在電路設計上，考慮到所編寫程序的容量，增加了一片AT28C64，它是一款低功耗，最快讀訪問時間可達120ns的64K CMOS型的 E2PROM，這樣整個電路足以滿足通常編程時對程序空間的要求。完整的電路圖如圖1所示。其中，AT89C55選用12M的晶振，其引腳P27直接控制LCD的使能信號E，P25、P26分別連接AT28C64及82C55A的片選引腳。引腳PSEN和RD相與后連接到AT28C64的OE端，這樣AT28C64既可以作為程序存儲器也可作為數據存儲器使用了。
■
圖1 主控制電路
1.2 液晶顯示及語音控制電路的設計
本設計中液晶顯示模塊選用圖形液晶顯示模塊NYG12864，它的所有控制器、掃描電路和顯示RAM集成于液晶屏背面，并可選用LED背光，采用單電源供電。該模塊由大規模點陣式顯示控制器KS0107、液晶屏陣列驅動電路KS0108B、顯示存儲器和液晶屏等4部分組成。其中控制器是整個顯示系統核心，它提供了一套完整的指令系統，與單片機連接后，能較方便的實現對數據的讀寫等控制作用。NYG12864引腳定義如表1所示。
表1 液晶模塊NYG12864引腳定義
■
在控制液晶電路中，將82C55A的PC3、PC2、PC1和PC0分別和液晶的D/I、R/W、CS2和CS1相連，以達到通過82C55A對液晶的控制。單片機的8位端口P0和液晶的8位數據線DB0~DB7相連，用于讀寫時傳送的數據。電路中還有諸如電位器R2其作用是調節液晶顯示的對比度，完整的電路圖如圖2所示。
■
圖2 液晶顯示電路
對于語音電路，選用API8108芯片，它能夠存儲10秒的語音信息，當然根據實際需要，可以選用其他的芯片以滿足要求。因受輸出功率影響，在API8108的輸出端接有為低電壓應用設計的音頻功率放大器LM386，其輸入帶寬可達300KHz，通過合理連接，能得到的電壓增益最大可達200dB，輸出音頻功率0.5W。它們和82C55A之間具體連接圖如圖3所示。
■
圖3 語音控制電路
2 軟件設計
軟件設計中難點在于如何控制液晶顯示器的顯示，對于語音芯片的控制可通過單片機中斷方式進行判斷調用。在液晶顯示模塊NYG12864中，只有驅動電路KS0108B和單片機打交道。它有7種指令：顯示開/關指令、顯示起始行設置命令、頁設置指令、列地址設置指令、讀狀態指令、寫數據指令以及讀數據指令。其中，CS1、CS2決定進行左右顯示區的選擇，R/W、D/I及數據內容決定指令的類型。首先要對液晶清屏和初始化操作，設置起始行及為顯示狀態；其次讀取液晶狀態，此時R/W=1，D/I=0，若液晶準備好接收數據則使R/W=0，讀取液晶頁號（0~7），列顯示地址（0~63）值，這樣就唯一確定了顯示RAM中的一個單元，接下來就可以用讀、寫指令向該單元寫進一個字節數據或者讀出該單元中的內容。在主程序中可以調用液晶的初始化、讀/寫子函數，主程序流程圖如圖4所示。
■
圖4 主程序流程
3 結束語
本文介紹了一種基于51單片機控制液晶顯示及語音的電路，設計思想和方法具有一定的典型性和代表性，對電路稍加修改就能應用于其他場合，如在主控電路中再加入幾片82C55A就能實現更加復雜的電路控制，這些都是筆者在實踐過程中得來的，相信能對單片機系統的開發人員有一定的啟發。
參考文獻：
[1] 戴佳，戴衛恒. 51單片機C語言應用程序設計[M]. 北京：電子工業出版社，2006.
偏置電路設計范文3
直接數字頻率合成器（DDS）因具有頻率轉換時間短、頻率分辨率高、輸出相位連續、可編程控制和全數字化結構、便于集成等優越性能，在雷達、通信、電子對抗等電子系統中應用越來越廣泛。目前，在相控陣雷達和多路信號波形發生器等一些應用場合，開始出現同時使用多片DDS芯片輸出多路同步信號波形的趨勢。筆者在三通道雷達中頻信號模擬器的設計中，使用數字信號處理芯片TMS320C6701對三片直接數字頻率合成器芯片AD9852同時進行控制的接口電路，研究了對多片AD9852芯片輸出模擬信號實現相位同步的幾項關鍵技術。本文就這一接口電路作介紹。
1 AD9852和TMS320C6701簡介
該系統選用的直接頻率合成器是AD公司生產的AD9852，它能產生頻率、相位、幅度可編程控制的高穩定的模擬信號。在最高系統時鐘300MHz時，輸出頻率的范圍可達DC-120MHz，精度可達1.066μHz，頻率轉換速度可達每秒1×10 8個頻率點；具有14位數控調相和12位數控調幅功能；具有相移鍵控（PSK）、掃頻功能（CHIRP）和頻移鍵控（FSK）功能。
該系統選用的數字信號處理芯片（DSP）是TI公司生產的高速浮點TMS320C6701，其內部CPU集成了8個并行功能單元，配有32個32位通用寄存器，它在6ns周期時間里最多可同時執行8條32位指令，其運算能力可達1G FLOPS；存儲器尋址空間為32位，可尋址8/16/32位數據；有4個自加載的DMA傳輸通道。
2 TMS320C6701與AD9852接口電路
TMS320C6701是本系統的控制中心，其主要功能是將控制信號和信號波形參數發送到AD9852內部相應的控制寄存器，二者的接口電路原理框圖如圖1所示。
對AD9852內部控制寄存器可以進行并口或串口的讀寫操作。因為AD9852的串口傳輸速率最大僅為10MHz，而并口傳輸速率可達高達100MHz，為了提高DSP對AD9852的控制速度，本系統采用了并行接口方式，三片AD9852的8位數據總線同時占用DSP數據總線的D0～D7位，它們的6位地址總線同時點用DSP地址總線的A2～A7位。由于AD9852器件沒有片選輸入信號。需要利用DSP的寫信號/AWR、片選信號/CE0和高位地址數據線的第A21～A20位，并由EPLD對其進行譯碼要成WRB NO.1、WRB NO.2和WRB NO.3寫信號，分別控制三片AD9852器件的寫信號WRB，該寫信號負責把數據總線上的數據寫入到AD9852的I/O緩沖寄存器中數據總線上數據寫入到AD9852的I/O緩沖寄存器中進行緩存，這樣就實現了片選不同AD9852芯片目的。
TMS320C6701還控制EPLD產生三片AD9852需要的復位信號RESET和外部更新時鐘EXT I/O UPDATECLK。為了使三片AD9852和EPLD之間系統時鐘同步，它們的外部參考時鐘REFCLK由同一個50MHz的溫補晶振提供。
3 三片AD9852同步工作的關鍵技術
為了實現三片AD9852輸出信號波形相位同步，必須保證所有的AD9852芯片在同一個系統時鐘節拍下工作，每個AD9852的系統時鐘之間的相位誤差應該最大不超過一個周期。AD9852內部系統時鐘形成原理圖如圖2所示。AD9852有關分或單端兩種參考時鐘形式，它們既可以直接形成系統時鐘，又可以通過參考時鐘倍頻器倍頻后形成系統時鐘，選擇哪種參考時鐘和是否通過參考時鐘倍頻器倍頻可由用戶根據需要自行設置；異步的外部更新時鐘經過邊沿檢測電路后與系統時鐘同步，形成上升沿，觸內部控制寄存器更新內容。從上述分析中可以看出，只有三處AD9852芯片參考時鐘同步，才能避免它們系統時鐘彼此之間不同步。下面介紹影響三片AD9852芯片同步工作的幾個關鍵信號。
3.1 參考時鐘信號
實現多片AD9852芯片同步的首要要求是每個AD9852的輸入參考時鐘之間必須有最小的相位差。本系統要求用一個時鐘信號源產生四路相干時鐘分別分配給EPLD和三片AD9852，這給保證時鐘信號的驅動能力和信號完整性帶來了難度。本系統的解決辦法是將溫補晶振產生的信號首先傳送到一個零延遲時鐘驅動芯片CY2305的輸入端，再由該芯片輸出四路同步時鐘信號，其中一路時鐘直接供給EPLD，其它三路時鐘分別輸入給三個MAX9371芯片，此芯片把輸入的單端LVTTL電平時鐘轉化成差分LVPECL電平時鐘后，再分別輸入給三片AD9852芯片。為了使輸入到每個AD9852的參考時鐘信號的延遲時間保持一致，需要采用蛇形差分對的走線方法精心布線，使參考時鐘PCB走線距離相同。本系統AD9852的參考時鐘之所以采用差分輸入模式，是因為它不僅可以抑制時鐘信號上的共模噪聲，而且它還具有最小的率和更短的上升和下降時間（小于1ns）。
3.2 更新時鐘信號
在對AD9852進行控制編程時，寫入AD9852的數據首先被緩存在內部的I/O緩沖寄存器中，不會影響到AD9852的工作狀態；只有當AD9852的更新時鐘信號的上升沿到來時，觸發I/O緩沖寄存器把數據傳送給內部控制寄存器以后才改變AD9852的工作狀態。更新時鐘信號的產生有兩種方式，一種是由AD9852芯片內部自動地產生，用戶可以對更新時鐘的頻率進行編程來產生固定周期的內部更新時鐘；另一種是由用戶提供外部更新時鐘，此時AD9852 I/O UD引腳為輸入引腳，由外部控制器提供信號。
在同時定改三片AD9852內部的頻率和相痊控制寄存器的過程中，為了防止因數據建立和保持時間的原因而出現編程信息傳輸錯亂，使AD9852的輸出信號失去同步，本系統使用由EPLD提供的同一個外部更新時鐘信號。若使用AD9852內部更新模式，盡管可以簡化系統設計，但因為AD9852內部時鐘頻率較高，會受到AD8952接口速率的限制，使AD9852的控制時序不易控制。對外部更新時鐘信號的PCB布線同參考時鐘的要求一樣，必須使它的上升沿同時到達每片AD9852.
3.3 復位信號
該系統三片AD9852使用同一個復位信號，它在系統上電后和發送控制數據之間由EPLD產生，對AD9852的所有寄存器進行初始化，使相位累加器的狀態被設置為初始零 相位，使三片AD9852輸出信號相位同步有個參考起始點；它也可以控制AD9852內部的14位相位調整控制寄存器，根據實際需要使它們輸出的模擬信號之間保持一定相位差，它調整相位的精度可達到0.022°。
3.4 參考時鐘信號倍頻
輸出頻率較低的溫補晶振性價比較高，當使用它產生參考時鐘信號時，需要使用AD9852片內參考時鐘倍頻器的鎖相環電路，實現4～20倍頻后才成為系統時鐘信號，這使多片AD9852芯片同步工作的問題變得復雜了，這是因為AD9852內部的鎖相環工作有兩個狀態；鎖定狀態和獲得鎖定狀態。在鎖定狀態，系統時鐘信號和輸入的參考時鐘信號可以保持同步。但當給AD9852發送控制指令時，其參考時鐘倍頻器工作后的一小段時間內，鎖相環不能立刻鎖定，它工作在獲得鎖定狀態，此時傳送到AD9852的相位累加器的系統時鐘周期個數是不可控的，直接導致三片AD9852輸出的信號之間相位不能同步，因此一定要等待鎖相環工作在鎖定狀態以后，再更新AD9852內部頻率或相位等控制字。AD9852片內鎖相環鎖定典型時間約為400μs，由于每個AD9852的鎖定時間不盡相同，建議至少留出1ms時間給鎖相環鎖定。
3.5 數據總線和地址總線信號
TMS320C6701的數據總線和地址總線需要同時與EPLD和三片AD9852相連接，為了提高總線的驅動能力，DSP輸出的總線需要通過TI公司的SN74LVTH162245芯片進行驅動后才能與這些異步接口的器件相連接。但是，這樣直接加上驅動的數字總線和地址部被三片AD9852分時復位會帶來另一個潛在的問題，即復用的總線給多片AD9852之間提供了一個互相耦合電氣通道，使它們的模擬輸出信號之間的隔離度可能達不到60dB的系統指標要求，故需要進一步改進。本系統采用的方法是使被復用的TMS320C6701總線上的每一路信號首先驅動SN74LVTH162245上的四個輸入端，這樣就可以從它的輸出端得到四個被相互隔離的四路相同信號，然后再各自加端接匹配電阻，對每路信號進行匹配后再接到各自的終端。這樣不僅解決了信號隔離問題，還很好地解決了一路信號線因驅動多路終端所引起的傳輸阻抗不匹配的問題。
4 AD9852的操作控制時序
（1）給系統上電，DSP控制EPLD產生復位信號RESET，此信號需要至少保持10個參考時鐘周期的高電平；
（2）依次給每個AD9852發送控制字，使每個AD9852工作狀態由缺省的內部更新時鐘模式改變成外部時鐘更新模式；
（3）將AD9852時鐘倍頻器工作的控制字依次寫入每個AD9852的I/O緩沖寄存器中，EPLD產生外部更新時鐘的同時更新每個AD9852內部控制寄存器；
偏置電路設計范文4
光電檢測技術是光學與電子學相結合而產生的一門新興檢測技術［1］。它主要利用電子技術對光學信號進行檢測，并進一步傳遞、儲存、控制、計算和顯示［2］。光電檢測技術從原理上講可以檢測一切能夠影響光量和光特性的非電量。它可通過光學系統把待檢測的非電量信息變換成為便于接受的光學信息，然后用光電探測器件將光學信息量變換成電量，并進一步經過電路放大、處理，以達到電信號輸出的目的［3］。然后采用電子學、信息論、計算機及物理學等方法分析噪聲產生的原因和規律，以便于進行相應的電路改進，更好地研究被噪聲淹沒的微弱有用信號的特點與相關性，從而了解非電量的狀態。微弱信號檢測的目的是從強噪聲中提取有用信號，同時提高檢測系統輸出信號的信噪比。
1 光電檢測電路的基本構成
光電探測器所接收到的信號一般都非常微弱，而且光探測器輸出的信號往往被深埋在噪聲之中，因此，要對這樣的微弱信號進行處理，一般都要先進行預處理，以將大部分噪聲濾除掉，并將微弱信號放大到后續處理器所要求的電壓幅度。這樣，就需要通過前置放大電路、濾波電路和主放大電路來輸出幅度合適、并已濾除掉大部分噪聲的待檢測信號。其光電檢測模塊的組成框圖如圖1所示。
2 光電二極管的工作模式與等效模型
2．1 光電二極管的工作模式
光電二極管一般有兩種模式工作：零偏置工作和反偏置工作，圖2所示是光電二極管的兩種模式的偏置電路。圖中，在光伏模式時，光電二極管可非常精確的線性工作；而在光導模式時，光電二極管可實現較高的切換速度，但要犧牲一定的線性。事實上，在反偏置條件下，即使無光照，仍有一個很小的電流(叫做暗電流或無照電流1。而在零偏置時則沒有暗電流，這時二極管的噪聲基本上是分路電阻的熱噪聲；在反偏置時，由于導電產生的散粒噪聲成為附加的噪聲源。因此，在設計光電二極管電路的過程中，通常是針對光伏或光導兩種模式之一進行最優化設計，而不是對兩種模式都進行最優化設計［4］。
一般來說，在光電精密測量中，被測信號都比較微弱，因此，暗電流的影響一般都非常明顯。本設計由于所討論的待檢測信號也是十分微弱的信號，所以，盡量避免噪聲干擾是首要任務，所以，設計時采用光伏模式。
2．2 光電二極管的等效電路模型
工作于光伏方式下的光電二極管的工作模型如圖3所示，它包含一個被輻射光激發的電流源、一個理想的二極管、結電容和寄生串聯及并聯電阻。圖中，IL為二極管的漏電流；ISC為二極管的電流；RPD為寄生電阻；CPD為光電二極管的寄生電容；ePD為噪聲源；Rs為串聯電阻。
由于工作于該光伏方式下的光電二極管上沒有壓降，故為零偏置。在這種方式中，影響電路性能的關鍵寄生元件為CPD和RPD，它們將影響光檢測電路的頻率穩定性和噪聲性能。CPD是由光電二極管的P型和N型材料間的耗盡層寬度產生的。耗盡層越窄，結電容的值越大。相反，較寬的耗盡層(如PIN光電二極管)會表現出較寬的頻譜響應。硅二極管結電容的數值范圍大約在20或25pF到幾千pF以上。而光電二極管的寄生電阻RPD(也稱作"分流"電阻或"暗"電阻)，則與光電二極管的偏置有關。
與光伏電壓方式相反，光導方式中的光電二極管則有一個反向偏置電壓加至光傳感元件的兩端。當此電壓加至光檢測器件時，耗盡層的寬度會增加，從而大幅度地減小寄生電容CPD的值。寄生電容值的減小有利于高速工作，然而，線性度和失調誤差尚未最優化。這個問題的折衷設計將增加二極管的漏電流IL和線性誤差。
3 電路設計
3．1 主放大器設計
眾多需要檢瀏的微弱光信號通常都是通過各種傳感器來進行非電量的轉換，從而使檢測對象轉變為電量(電流或電壓)。由于所測對象本身為微弱量，同時受各種不同傳感器靈敏度的限制，因而所得到的電量自然是小信號，一般不能直接用于采樣處理。本設計中的光電二極管前置放大電路主要起到電流轉電壓的作用，但后續電路一般為A／D轉換電路，所需電壓幅值一般為2 V。然而，即使是這樣，而輸出的電壓信號一般還需要繼續放大幾百倍，因此還需應用主放大電路。其典型放大電路如圖4所示。
該主放大器的放大倍數為A=l＋R2/R3，其中R2為反饋電阻。為了后續電路的正常工作，設計時需要設定合理的R2和R1值，以便得到所需幅值的輸出電壓。即有
3．2濾波器設計
為使電路設計簡潔并具有良好的信噪比，設計時還需要用帶通濾波器對信號進行處理。為保證測量的精確性，本設計在前置放大電路之后加人二階帶通濾波電路，以除去有用信號頻帶以外的噪聲，包括環境噪聲及由前置放大器引人的噪聲。這里采用的有源帶通濾波器可選通某一頻段內的信號，而抑制該頻段以外的信號。該濾波器的幅頻特性如圖5所示。圖5中，f1、f2分別為上下限截止頻率，f0為中心頻率，其頻帶寬度為：
B=f2-f1=f0/Q
式中，Q為品質因數，Q值越大，則隨著頻率的變化，增益衰減越快。這是因為中心頻率一定時，Q值越大，所通過的頻帶越窄，濾波器的選擇性好。
本設計選用了去處放大器來進行設計。
圖6所示的二階帶通濾波器是一種二階壓控電壓源(VCVS)帶通濾波器，其濾波電路采用有源濾波器完成，并由二階壓控電壓源(VCVS)低通濾波器和二階壓控電壓源高通濾波器串接組成帶通濾波器。
對于第一部分，即低通濾波器，系統要求的低通截止頻率為fc，其傳遞函數為：
第二部分為高通濾波器，系統要求的高通截止頻率為fc，其傳遞函數如下：
4 完整的檢測電路設計
偏置電路設計范文5
【關鍵詞】電工技術教學 EDA技術 電路
一、EDA技術在模擬電路教學中的應用舉例
模擬電路通常是電工技術教學中的難點，一是電路結構復雜，學生難以理解；其次，學生不了解該部分內容在實際工作中的應用，導致學習興趣不高。為此，可以適當將EDA技術穿插在這部分的教學中，從實際電路設計的過程中引出與課程關鍵知識點相關的內容，以達到提高學生學習興趣的目的。
以下用一個實際的例子來表明如何將EDA設計過程與電工課程中相關知識點進行結合。例：使用ADS（Advanced design system）軟件實現共射極放大電路的靜態分析與直流偏置設計。共射極基本放大電路是電工技術中模擬電路部分接觸的第一個重要的知識點，課程要求學生熟練使用計算法與圖解法來確定放大電路的靜態工作點。學生對這一部分的掌握情況直接影響到其對后續知識點的掌握，因此，本例從電路設計的實際過程出發，引出相應的知識點。
在講解例子之前，需要給學生明確的是在實際的有源電路設計中，通常情況下，晶體管靜態工作點的選擇與設計是第一步，也是至關重要的一步。實現不同功能的電路，可能在電路圖上區別不大，重要的是其靜態工作點的選擇。例如，低噪聲功率放大器需要無失真地放大微弱信號，因此它的靜態工作點需要選擇在輸出曲線的中點，而高功率放大電路為了盡可能提高輸出效率，通常靜態工作點選擇到靠近截止區，而混頻器、倍頻器等電路，主要為了使用其非線性性能，因此，它們的靜態工作點通常要靠近飽和區。其次，需要強調的是電路設計是電路分析的逆過程，遵循的步驟是根據輸入輸出關系，確定靜態工作點，再得到直流偏置電路，與課程中計算直流工作點的順序正好相反，但是，它們所反映出的基本原理都是相同的。
確定靜態工作點，就是根據電路所要實現的功能，確定基極電流IBB和集電極電流IC，集射電壓UCE。因此，首先需要得到晶體管的輸入輸出曲線。在ADS中，輸入輸出關系是通過對晶體管做直流掃描得到的。實驗步驟是先建立一個新的工程項目和一個新的設計，然后選擇晶體管直流工作點掃描模板，并在其提供的元器件庫中選擇合適的元件，加入到模板中。
其次，需要設定晶體管的工作范圍，就是IBB和VCE的范圍，可以通過掃描參數設置得到。
圖1所示的輸入輸出關系曲線與課本上的曲線幾乎是一致的，它表明在不同的基極電流IBB作用下，集電極電流IC與集射電壓VCE的關系。通過輸入輸出曲線，可以選擇合適的靜態工作點，以實現電路的功能。在本例中，為與教材保持一致，將靜態工作點選擇在輸出曲線的中點，大致對應于圖3中光標m1的位置，軟件會自動顯示出此處的參數，即IBB=60uA，VCE=3V，IC=6mA。當靜態工作點確定后，可以據此設計直流偏置電路。由于本例是設計共射極基本放大電路，因此需要計算基極和集電極電阻的大小。在ADS中，偏置電阻的大小可以自動計算，但是需要手動輸入相關的公式。
圖1晶體管輸入輸出關系
EqnRb=（5-VBE）/IBB[5]
EqnRc=（5-VCE）/IC.i
根據計算公式，可以得到計算結果。當選擇Ibb=60uA時，對應的基射電壓和基極電阻在一個范圍內變動，因此只能選擇一個近似的值VBE=0.8V，Rb=60K。用同樣的方法，可以得到的集電極電阻Rc=340。當所有的參數都計算得到后，需要對該電路進行驗證，并根據驗證結果進行調整。驗證電路及其參數如圖2所示。
根據共射極放大電路的基本計算結果，可以設計出圖4所示電路。驗證該電路的方法是對其做直流仿真，并將仿真計算的結果直接顯示在電路圖中對應的元件和支路上。從圖中可以看出，基極的電位為809mV，電流為69.9uA，而集電極電位VCE=2.74V，Ic=6.64mA。對比前面得到的靜態工作點參數（IBB=60uA，VCE=3V，IC=6mA），可以發現它們之間存在一個小的偏差，這是因為在電路設計中，無論是在靜態工作點還是元件參數的選擇上，都存在近似的過程，因此，任何電路的設計，都是一個近似的設計，由此得到的實際電路都需要經過調試合格后才能夠實際使用。
圖2共射極基本放大電路
以上的例子為學生展示了一個電路設計的基本過程以及設計方法。當課程進一步深入后，可以對本例進行擴展，例如在分析放大電路動態特性時，可以加入不同幅度的輸入信號，觀察在不同靜態工作點，放大電路的輸入輸出波形和非線性失真，有助于學生理解設計靜態工作點的意義。
三、結語
通過在電工技術課堂上增加EDA設計的過程，可以使課程從純理論教學轉向理論與實際設計相結合的教學方式，不僅能夠提高學生的學習興趣，還能夠培養他們的實際動手能力，并極大增加了教師和學生間的互動。同時，課本上的理論與公式不再需要死記硬背，它們已經融合到設計過程中，學生通過一兩個簡單的設計就可以熟練掌握，使學生能夠輕松完成課程的學習和考試。
參考文獻
偏置電路設計范文6
關鍵詞：射頻集成電路；低噪聲放大器；增益自適應;CMOS
中圖分類號：TN722.3 文獻標識碼：A
文章編號：1004-373X(2008)11-056-04オ
Research on the Monolithic Circuit Design of High-frequency LNA with AGC
SUN Yu，CHEN Huajun,WU Suntao,GUO Donghui
(Xiamen University,Xiamen,361005,China)
オ
Abstract：High-frequency Low-Noise Amplifier (LNA) is one of the key devices about wireless communication equipment.As wireless communication equipment in particular the use of mobile communication equipment environmental conditions,often require LNA having the function of gain adaptive,in order to ensure the stability of signal reception.This paper is intended to design a high-frequency adaptive gain control of LNA monolithic integrated circuits.This paper used TSMC-0.18 μm RF-CMOS device model and gain adaptive CMOS amplifier circuit are given with process parameters in a gain of 0~17 dB,the noise suppression than 0.2 dB ,applying to the DCS1800 phones.
Keywords：RF-IC； low noise amplifier；adaptive gain control;CMOS
1 引 言
作為無線通訊系統中的關鍵器件模塊，低噪聲放大器(LNA)是把從天線接收來的信號進行低噪聲放大的電路模塊。由于從天線接收來的信號強度變化大，噪聲干擾大，所以低噪聲放大器電路往往需要具有增益自適應變化控制功能，且保持有噪聲抑制功能。對此，許多射頻LNA的設計采用雙模設計的模式，即當輸入信號較小時，調高LNA的增益，而當輸入信號較大時，則適當調低LNA的增益，以滿足后續電路的高線性度處理要求[1]。但這種雙模式LNA電路設計的增益變化并非連續可調，不能保證足夠的線性度要求，因此增益連續可調的LNA電路設計已成為近年來的研究熱點[2-4]。
目前增益連續可調的LNA電路設計一般是采用外加控制電路來實現輸入偏置的調整，以達到LAN增益的自適應變化控制的目的，但它往往不能保證低噪聲的性能。本文則采用設計了一款自適應反饋輸出阻抗控制的LNA電路，其獨立于混頻器等后續電路，可連續控制增益自適應，不影響原有LNA的低噪聲系數的最佳性能。優化設計出一款最大增益為17 dB、噪聲抑制比為0.2 dB的適用于DCS1800手機中的增益自適應LAN芯片電路。
2 增益自適應LAN電路原理
射頻系統前端使用的低噪聲放大器一般可以采用MOS器件源極串聯電感反饋匹配共源電路來設計[5-8]。它是利用源簡并電感來實現輸入阻抗匹配，可得到較好信號放大和噪聲抑制功能。圖1是該低噪聲放大器的基本電路原理圖。
圖1 源簡并電感型共源低噪聲放大器
其中，Vs是射頻信號源，Rs是信號源內阻，Ls是源簡并電感，Lg是柵極電感。為了保證MOS管M1構成電路達到輸入匹配的要求，Ls和Lg的取值[5,8]可分別設計為：
И
Ls=RsωT(1)
Lg=1ω20Cgs－Ls
(2)
И
其中，Е鬲0是工作頻率，Cgs是MOS管M1的柵源寄生電容,Е鬲T是MOS管M1的特征頻率，可表示[9]為Е鬲T=3μ(Vgs－Vt)2L2,式中L是MOS管M1的柵長，μ是遷移率，Vgs,Vt分別是MOS管M1的柵源電壓和閾值電壓。為了保證低功耗，LNA最佳噪聲性能的MOS管M1柵寬可設計為[6] ：
因此，通常情況下自適應增益放大器是通過調整Vgs來實現的。
但是，Vgs的調整通常是通過輸入直流偏置來實現的，不可避免會影響已優化低噪聲的輸入匹配設計，為此，我們設計如圖2的自適應增益低噪聲放大器電路結構，它是通過調整可變輸出阻抗Zout來實現Av的自適應控制的。即當從天線接收到的信號RFin減弱時，經前置放大后的輸出信號電平Vout減弱，二極管峰值包絡檢波器提取電平Vav及經低通濾波后得到電平V1均減弱的，這樣通過與基準電平Vref比較放大來控制可變輸出阻抗Mo，也就使輸出阻抗Zout增大達到自適應增益LNA的增益Av增大的目的。
圖2 自適應增益LAN的電路原理框圖
顯然，圖2所給的自適應增益電路可能存在不穩定問[CM(21*2]題，為了分析該電路的穩定性，可以把該電路看成雙端輸[CM)]
入輸出網絡，即可采用微波理論S參數進行分析。要保證該自適應電路的穩定性，其電路參數須滿足按下面不等式 ［11]，即：
穩定因子:
И
K=1－S112－S222+S11*S22－S21*S1222S21S12
>1(5)
И
且中間因子:
其中，S11為反映輸入端阻抗匹配的輸入端反射系數，S21為反映反向隔離性能的從輸出端傳輸到輸入端的反向增益S12(亦稱反向傳輸系數)，S21為正向增益,S22反映輸出端阻抗匹配的輸出端反射系數S22。И
3 CMOS集成電路設計
要設計單片集成的圖2自適應增益LAN電路，可以采用標準CMOS工藝器件來設計。考慮到MOS器件在集成電路中的其他因素如溫度變化、襯底噪聲等共模參數的影響，該電路中的各放大電路均采用差分輸入放大電路來實現。而差分LNA的差模交流小信號輸入相當于差分放大器電路的其中一端接地[8，12，13]，因此，差分LNA電路的主要參數Ls，Lg，Wopt設置方法與單端LNA電路設計類似。
如圖3所示，我們給出可單片集成的自適應增益LNA電路，其中Ms1，Ms2是共源級主放大管,共柵管Mg1，Mg2用以減少Ms1，Ms2的米勒電容的影響。Ms1，Ms2的源極反饋電感Ls1，Ls2與柵極電感Lg1，Lg2共同組成了輸入匹配網絡，Cout1,Cout2,Lout1,Lout2構成輸出網絡，兩者均諧振于工作頻率。M11,M12為偏置管，它們與R6,R7,R8,R9,C5,C6構成偏置電路。該偏置電路對由電流增益及熱漂移引起的電流變化都構成穩定的負反饋[15]。經前置放大后的輸入載波信號能被隔直峰值檢測電路檢測，檢測出的反映載波信號平均峰值電平的V1經比較放大器與基準比較電平Vref相比較放大，產生可變輸出阻抗控制電平Vc來調節可變輸出阻抗Zout，達到增益自適應的目的。
圖3 自適應增益單片CMOS集成LNA電路圖
針對于DCS1800雙頻段手機[16]用的自適應增益LNA電路設計，要求電路性能滿足：噪聲系數為1.5~2.5 dB，最大增益為15~20 dB，功耗電流小于8 mA，帶寬為75 MHz(1 805~1 880 MHz)。采用TSMC-0.18 μm CMOS工藝的RF-CMOS器件模型，所設計電路的各器件參數如表1所示。
表1 電路圖中各電子器件參數
表1中所列器件，對于MOS管選用TSMC 0.18 μm RF-CMOS PDK中的rfnmos2v,rfpmos2v做參數化單元版圖，并設置單元版圖具有保護環、虛擬啞多晶硅單元、N型深阱等特殊版圖工藝，同時使其滿足參數化版圖的所謂“硬約束”選項，增加了版圖面積，但避免了各種非理想因素的干擾。其中，尺寸最大的1 000 μm的MOS管版圖面積為62.36 μm×50.31 μm。對于電容選用TSMC-0.18 μm RF-CMOS PDK中的專門為RF電容器件定制的mimcapshield做參數化單元版圖，電路圖中數值最大的29 pf電容的版圖面積為245.15 μm×196.11 μm。對于電感選用標準片上電感indstd做參數化單元版圖，11.5 nH的電感版圖約為383.36 μm×376.54 μm。對于電阻選用精度最高的多晶硅電阻，5 MΩ的大電阻選用高電阻率的rphripolyrf做參數化單元版圖時面積約為20.19 μm×8.22 μm。最終，此芯片電路可在2 mm×2 mm的版圖面積內完成版圖設計。
4 仿真結果分析
為了驗證電路設計的性能參數，采用ADS電路仿真軟件[17]進行仿真。仿真時調用了TSMC 0.18 μm CMOS RF BSIM3 tt模型，所得的仿真結果如下：
(1) 輸入阻抗匹配性能：在1.8 GHz工作頻率下，如圖4所示，反射系數S11＝－49 dB，說明輸入阻抗回路的匹配性能良好。
圖4 當Ls=280 pH,Lg=11.5 nH時
輸入阻抗匹配的仿真結果
(2) 增益、反向隔離性能：在1.8 GHz工作頻率時，如圖5,圖6所示，電路增益S21=17 dB，反向傳輸系數S12＝－45 dB，說明該電路有較好的隔離輸入與輸出的功能，滿足DCS1800的設計要求。
圖5 增益S21隨頻率的變化關系
圖6 反向傳輸系數S12隨頻率的變化關系
(3) 電路穩定性能：圖7,圖8是LNA的穩定因子K、中間因子Δ隨頻率變化的關系。根據微波理論，當穩定因子K>1且中間因子Δ
圖7中，K始終大于1，Δ始終小于1，這說明LNA在所設計的頻域內始終穩定。
お
圖7 穩定因子K隨頻率的變化關系
(4) 噪聲系數NF：在1.8 GHz工作頻率時，如圖9所示，噪聲系數為0.2 dB，達到DCS1800所需的設計指標要求。
圖8 中間因子Δ隨頻率的變化關系
圖9 1.8 GHz時LNA的噪聲系數NF＝0.2 dB
(5) 帶寬范圍：如圖10所示，從1 805~1 880 MHz，約為75 MHz(圖標m1,m3所指為-3 dB帶寬頻率點，圖標m2所指為中心頻率點)，符合設計指標要求，有較好的抑制帶外信號的功能。
圖10 LNA帶寬
(6) 功耗電流：在工作電壓1.8 V下，功耗電流為7.84 mA，滿足設計指標要求。
(7) 增益控制變化范圍：從0~17 dB，具有設計所要求的AGC控制功能。當輸入信號強度為－30 dBm時，增益為17 dB(圖標m1所示)，如圖11所示。當輸入信號強度大于－30 dBm時，增益控制模塊開始自動增益控制，當輸入信號強度達到－10 dBm，增益為0 dB(圖標m1所示)，如圖12所示。
お
圖11 輸入信號強度為－30 dBm時的最大增益
圖12 輸入信號強度為－10 dBm時的最小增益
5 結 語
本文設計了一款新穎的適用于DCS1800手機RF部分的增益自適應LNA電路，其特點是使用自身輸出信號實現反饋控制，不需要外來信號，且幾乎不影響LNA的噪聲系數、輸入匹配等關鍵指標。
參 考 文 獻
［1］Razavi B.射頻微電子［M］.北京：清華大學出版社，2006.
［2］Lini Lee,Jamuar S S.Current-mode Approach for a Variable-gain Low-Noise Amplifier［J］.Networks,2005.Jointly held with the 2005 IEEE 7th Malaysia International Conference on Communication.2005 13th IEEE International Conference on,2005,2:16-18.
［3］Tsai,Ming-Da Liu,Ren-Chieh Lin,et al.A Low-Voltage Fully-Integrated 4.5-6-GHz CMOS Variable Gain Low Noise Amplifier ［C］.European Microwave Conference,2003:13-16.
［4］黃煜梅,葉菁華,朱臻,等.2.4 GHz增益可控的CMOS低噪聲放大器［J］.固體電子學研究與進展,2004,24(4):498-504.
［5］陶蕤,王志功,謝婷婷,等.2.9 GHz 0.35 μm CMOS低噪聲放大器\[J\].電子學報,2001,29(11):1 530-1 532.
［6］姚飛,成步文.1 GHz 0.5 μm CMOS低噪聲放大器的設計\[J\].半導體學報,2004,25(10):1 291-1 295.
［7］馬曉民,王文騏.1.8 GHz 0.35 μm CMOS低噪聲放大器的實現\[J\].半導體技術,2002,27(8):46-49.
［8］詹福春,王文騏,李長生.2.4 GHz 0.25 μm CMOS集成低噪聲放大器的設計\[J\].半導體技術,2004,29(5):81-85.
［9］Adel S Sedra,Kenneth C Smith.微電子電路［M］.北京：電子工業出版社,2006.
［10］池保勇，余志平，石秉學.CMOS射頻集成電路分析與設計［M］.北京：清華大學出版社，2006.
［11］陳邦媛.射頻通信電路［M］.北京：科學出版社，2006.
［12］馬濤,柴常春,康英,等.一種基于CMOS工藝的差分低噪聲放大器設計\[J\].北京電子科技學院學報，2007,15(2):36-38.
［13］危長明,陳迪平,王鎮道,等.一種新型900 MHz CMOS低噪聲放大器的設計\[J\].半導體技術,2004,29(1):63-67.
［14］Thomas H.Lee.CMOS射頻集成電路設計［M］.北京：電子工業出版社，2006.
［15］Lucek J,Damen R.Designing an LNA for a CDMA front end［J］.RF Signal Processing,1999:22(21):20-30.
［16］雙頻手機RF部分的設計［EB/OL］./PDF/RF07134412.pdf，2007-07-15.
［17］RFIC Design Flow［EB/OL］./products/designflows/rfic/,2007.