前言：中文期刊網精心挑選了集成電路的設計要求范文供你參考和學習，希望我們的參考范文能激發你的文章創作靈感，歡迎閱讀。
集成電路的設計要求范文1
作者簡介：殷樹娟（1981-），女，江蘇宿遷人，北京信息科技大學物理與電子科學系，講師；齊臣杰（1958-），男，河南扶溝人，北京信息科技大學物理與電子科學系，教授。（北京 100192）
基金項目：本文系北京市教委科技發展計劃面上項目（項目編號：KM201110772018）、北京信息科技大學教改項目（項目編號：2010JG40）的研究成果。
中圖分類號：G642.0 文獻標識碼：A 文章編號：1007-0079（2012）04-0064-02
1958年，美國德州儀器公司展示了全球第一塊集成電路板，這標志著世界從此進入到了集成電路的時代。在近50年的時間里，集成電路已經廣泛應用于工業、軍事、通訊和遙控等各個領域。集成電路具有體積小、重量輕、壽命長和可靠性高等優點，同時成本也相對低廉，便于進行大規模生產。自改革開放以來，我國集成電路發展迅猛，21世紀第1個10年，我國集成電路產量的年均增長率超過25%，集成電路銷售額的年均增長率則達到23%。我國集成電路產業規模已經由2001年不足世界集成電路產業總規模的2%提高到2010年的近9%。我國成為過去10年世界集成電路產業發展最快的地區之一。伴隨著國內集成電路的發展，對集成電路設計相關人員的需求也日益增加，正是在這種壓力驅動下，政府從“十五”計劃開始大力發展我國的集成電路設計產業。
在20世紀末21世紀初，國內集成電路設計相關課程都是在研究生階段開設，本科階段很少涉及。不僅是因為其難度相對本科生較難接受，而且集成電路設計人員的需求在我國還未進入爆發期。我國的集成電路發展總體滯后國外先進國家的發展水平。進入21世紀后，我國的集成電路發展迅速，集成電路設計需求劇增。[1]為了適應社會發展的需要，同時也為更好地推進我國集成電路設計的發展，國家開始加大力度推廣集成電路設計相關課程的本科教學工作。經過十年多的發展，集成電路設計的本科教學取得了較大的成果，較好地推進了集成電路設計行業的發展，但凸顯出的問題也日益明顯。本文將以已有的集成電路設計本科教學經驗為基礎，結合對相關院校集成電路設計本科教學的調研，詳細分析集成電路設計的本科教學現狀，并以此為基礎探索集成電路設計本科教學的改革。
一、集成電路設計本科教學存在的主要問題
在政府的大力扶持下，自“十五”計劃開始，國內的集成電路設計本科教學開始走向正軌。從最初的少數幾個重點高校到后來眾多相關院校紛紛設置了集成電路設計本科專業并開設了相關的教學內容。近幾年本科學歷的集成電路設計人員數量逐漸增加，經歷本科教學后的本科生無論是選擇就業還是選擇繼續深造，都對國內集成電路設計人員緊缺的現狀起到了一定的緩解作用。但從企業和相關院校的反饋來看，目前國內集成電路設計方向的本科教學仍然存在很多問題，教學質量有待進一步提高，教學手段需做相應調整，教學內容應更多地適應現階段產業界發展需求。其主要存在以下幾方面問題。
首先，課程設置及課程內容不合理，導致學生學習熱情降低。現階段，對于集成電路設計，國內的多數院校在本科階段主要開設有如下課程：“固體物理”、“晶體管理”、“模擬集成電路設計”和“數字集成電路設計”（各校命名方式可能有所不同）等。固體物理和晶體管原理是方向基礎課程，理論性較強，公式推導較多，同時對學生的數學基礎要求比較高。一方面，復雜的理論分析和繁瑣的公式推導嚴重降低了本科生的學習興趣，尤其是對于很多總體水平相對較差的學生。而另外一方面，較強的數學基礎要求又進一步打擊學生的學習積極性。另外，還有一些高等院校在設置課程教學時間上也存在很多問題。例如：有些高等院校將“固體物理”課程和“半導體器件物理”課程放在同一個學期進行教學，對于學生來說，沒有固體物理的基礎就直接進入“晶體管原理”課程的學習會讓學生很長一段時間都難以進入狀態，將極大打擊學生的學習興趣，從而直接導致學生厭學甚至放棄相關方向的學習。而這兩門課是集成電路設計的專業基礎課，集成電路設計的重點課程“模擬集成電路設計”和“數字集成電路設計”課程的學習需要這兩門課的相關知識作為基礎，如果前面的基礎沒有打好，很難想象學生如何進行后續相關專業知識的的學習，從而直接導致學業的荒廢。
其次，學生實驗教學量較少，學生動手能力差。隨著IC產業的發展，集成電路設計技術中電子設計自動化（Electronic design automatic，EDA）無論是在工業界還是學術界都已經成為必備的基礎手段，一系列的設計方法學的研究成果在其中得以體現并在產品設計過程中發揮作用。因此，作為集成電路設計方向的本科生，無論是選擇就業還是選擇繼續深造，熟悉并掌握一些常用的集成電路設計EDA工具是必備的本領，也是促進工作和學習的重要方式。為了推進EDA工具的使用，很多EDA公司有專門的大學計劃，高校購買相關軟件的價格相對便宜得多。國家在推進IC產業發展方面也投入了大量的資金，現在也有很多高等院校已經具備購買相關集成電路設計軟件的條件，但學生的實際使用情況卻喜憂參半。有些高校在培養學生動手能力方面確實下足功夫，學生有公用機房可以自由上機，只要有興趣學生可以利用課余時間摸索各種EDA軟件的使用，這對他們以后的工作和學習奠定了很好的基礎。但仍然還有很多高校難以實現軟件使用的最大化，購買的軟件主要供學生實驗課上使用，平時學生很少使用，實驗課上學到的一點知識大都是教師填鴨式灌輸進去的，學生沒有經過自己的摸索，畢業后實驗課上學到的知識已經忘得差不多了，在后續的工作或學習中再用到相關工具時還得從頭再來學習。動手能力差在學生擇業時成為一個很大的不足。[2]
再者，理工分科紊亂，屬性不一致。集成電路設計方向從專業內容及專業性質上分應該屬于工科性質，但很多高校在專業劃分時卻將該專業劃歸理科專業。這就使得很多學生在就業時遇到問題。很多招聘單位一看是理科就片面認為是偏理論的內容，從而讓很多學生錯失了進一步就業的好機會。而這樣的結果直接導致后面報考該專業的學生越來越少，最后只能靠調劑維持正常教學。其實，很多高校即使是理科性質的集成電路設計方向學習的課程和內容，與工科性質的集成電路設計方向是基本一致的，只是定位屬性不一致，結果卻大相徑庭。
二、改革措施
鑒于目前國內集成電路設計方向的本科教學現狀，可以從以下幾個方面改進，從而更好地推進集成電路設計的本科教學。
1.增加實驗教學量
現階段的集成電路本科教學中實驗教學量太少，以“模擬集成電路設計”課程為例，多媒體教學量40個學時但實驗教學僅8個學時。相對于40個學時的理論學習內容，8個學時的實驗教學遠遠不能滿足學生學以致用或將理論融入實踐的需求。40個學時的理論課囊括了單級預算放大器、全差分運算放大器、多級級聯運算放大器、基準電壓源電流源電路、開關電路等多種電路結構，而8個學時的實驗課除去1至2學時的工具學習，留給學生電路設計的課時量太少。
在本科階段就教會學生使用各種常用EDA軟件，對于增加學生的就業及繼續深造機會是非常必要的。一方面，現在社會的競爭是非常激烈的，很少有單位愿意招收入職后還要花比較長的時間專門充電的新員工，能夠一入職就工作那是最好不過的。另一方面，實驗對于學生來說比純理論的學習更容易接受，而且實驗過程除了可以增加學生的動手操作能力，同樣會深化學生對已有理論知識的理解。因此，在實踐教學工作中，增加本科教學的實驗教學量可以有效促進教學和增進學生學習興趣。
2.降低理論課難度尤其是復雜的公式推導
“教師的任務是授之以漁，而不是授之以魚”，這句話對于集成電路設計專業老師來說恰如其分。對于相同的電路結構，任何一個電路參數的變化都可能會導致電路性能發生翻天覆地的變化。在國際國內，每年都會有數百個新電路結構專利產生，而這些電路的設計人員多是研究生或以上學歷人員，幾乎沒有一個新的電路結構是由本科生提出的。
對于本科生來說，他們只是剛剛涉足集成電路設計產業，學習的內容是最基礎的集成電路相關理論知識、電路結構及特點。在創新方面對他們沒有過多的要求，因此他們不需要非常深刻地理解電路的各種公式尤其是復雜的公式及公式推導，其學習重點應該是掌握基礎的電路結構、電路分析基本方法等，而不是糾結于電路各性能參數的推導。例如，對于集成電路設計專業的本科必修課程――“固體物理”和“晶體管原理”，冗長的公式及繁瑣的推導極大地削弱了學生的學習興趣，同時對于專業知識的理解也沒有太多的益處。[3]另外，從專業需要方面出發，對于集成電路設計者來說更多的是需要學生掌握各種半導體器件的基本工作原理及特性，而并非是具體的公式。因此，減少理論教學中繁瑣的公式推導，轉而側重于基本原理及特性的物理意義的介紹，對于學生來說更加容易接受，也有益于之后“模擬集成電路”、“數字集成電路”的教學。
3.增加就業相關基礎知識含量
從集成電路設計專業進入本科教學后的近十年間本科生就業情況看，集成電路設計專業的本科生畢業后直接從事集成電路設計方向相關工作的非常少，多數選擇繼續深造或改行另謀生路。這方面的原因除了因為本科生在基本知識儲備方面還不能達到集成電路設計人員的要求外，更主要的原因是隨著國家對集成電路的大力扶持，現在開設集成電路設計相關專業的高等院校越來越多，很多都是具有研究生辦學能力的高校，也就是說有更多的更高層次的集成電路設計人才在競爭相對原本就不是很多的集成電路設計崗位。
另外一方面，集成電路的版圖、集成電路的工藝以及集成電路的測試等方面也都是與集成電路設計相關的工作，而且這些崗位相對于集成電路設計崗位來說對電路設計知識的要求要低很多。而從事集成電路版圖、集成電路工藝或集成電路測試相關工作若干年的知識積累將極大地有利于其由相關崗位跳槽至集成電路設計的相關崗位。因此，從長期的發展目標考慮，集成電路設計專業本科畢業生從事版圖、工藝、測試相關方向的工作可能更有競爭力，也更為符合本科生知識儲備及長期發展的需求。這就對集成電路設計的本科教學內容提出了更多的要求。為了能更好地貼近學生就業，在集成電路設計的本科教學內容方面，教師應該更多地側重于基本的電路版圖知識、硅片工藝流程、芯片測試等相關內容的教學。
三、結論
集成電路產業是我國的新興戰略性產業，是國民經濟和社會信息化的重要基礎。大力推進集成電路產業的發展，必須強化集成電路設計在國內的本科教學質量和水平，而國內的集成電路設計本科教學還處在孕育發展的嶄新階段，它是適應現代IC產業發展及本科就業形勢的，但目前還存在很多問題亟待解決。本文從已有的教學經驗及調研情況做了一些分析，但這遠沒有涉及集成電路設計專業本科教學的方方面面。不過，可以預測，在國家大力扶持下，在相關教師及學生的共同努力下，我國的集成電路設計本科教學定會逐步走向成熟，更加完善。
參考文獻：
[1]王為慶.高職高?！禤rotel電路設計》教學改革思路探索[J].考試周刊,2011,(23).
集成電路的設計要求范文2
關鍵詞：IP技術 模擬集成電路 流程
中圖分類號：TP3 文獻標識碼：A 文章編號：1674-098X（2013）03（b）-00-02
1 模擬集成電路設計的意義
當前以信息技術為代表的高新技術突飛猛進。以信息產業發展水平為主要特征的綜合國力競爭日趨激烈，集成電路（IC，Integrated circuit）作為當今信息時代的核心技術產品，其在國民經濟建設、國防建設以及人類日常生活的重要性已經不言
而喻。
集成電路技術的發展經歷了若干發展階段。20世紀50年代末發展起來的屬小規模集成電路（SSI），集成度僅100個元件；60年展的是中規模集成電路（MSI），集成度為1000個元件；70年代又發展了大規模集成電路，集成度大于1000個元件；70年代末進一步發展了超大規模集成電路（LSI），集成度在105個元件；80年代更進一步發展了特大規模集成電路，集成度比VLSI又提高了一個數量級，達到106個元件以上。這些飛躍主要集中在數字領域。
（1）自然界信號的處理：自然界的產生的信號，至少在宏觀上是模擬量。高品質麥克風接收樂隊聲音時輸出電壓幅值從幾微伏變化到幾百微伏。視頻照相機中的光電池的電流低達每毫秒幾個電子。地震儀傳感器產生的輸出電壓的范圍從地球微小振動時的幾微伏到強烈地震時的幾百毫伏。由于所有這些信號都必須在數字領域進行多方面的處理，所以我們看到，每個這樣的系統都要包含一個模一數轉換器（AD，C）。
（2）數字通信：由于不同系統產生的二進制數據往往要傳輸很長的距離。一個高速的二進制數據流在通過一個很長的電纜后，信號會衰減和失真，為了改善通信質量，系統可以輸入多電平信號，而不是二進制信號?，F代通信系統中廣泛采用多電平信號，這樣，在發射器中需要數一模轉換器（DAC）把組合的二進制數據轉換為多電平信號，而在接收器中需要使用模一數轉換器（ADC）以確定所傳輸的電平。
（3）磁盤驅動電子學計算機硬盤中的數據采用磁性原理以二進制形式存儲。然而，當數據被磁頭讀取并轉換為電信號時，為了進一步的處理，信號需要被放大、濾波和數字化。
（4）無線接收器：射頻接收器的天線接收到的信號，其幅度只有幾微伏，而中心頻率達到幾GHz。此外，信號伴隨很大的干擾，因此接收器在放大低電平信號時必須具有極小噪聲、工作在高頻并能抑制大的有害分量。這些都對模擬設計有很大的挑戰性。
（5）傳感器：機械的、電的和光學的傳感器在我們的生活中起著重要的作用。例如，視頻照相機裝有一個光敏二極管陣列，以將像點轉換為電流；超聲系統使用聲音傳感器產生一個與超聲波形幅度成一定比例的電壓。放大、濾波和A/D轉換在這些應用中都是基本的功能。
（6）微處理器和存儲器：大量模擬電路設計專家參與了現代的微處理器和存儲器的設計。許多涉及到大規模芯片內部或不同芯片之間的數據和時鐘的分布和時序的問題要求將高速信號作為模擬波形處理。而且芯片上信號間和電源間互連中的非理想性以及封裝寄生參數要求對模擬電路設計有一個完整的理解。半導體存儲器廣泛使用的高速/讀出放大器0也不可避免地要涉及到許多模擬技術。因此人們經常說高速數字電路設計實際上是模擬電路的
設計。
2 模擬集成電路設計流程概念
在集成電路工藝發展和市場需求的推動下，系統芯片SOC和IP技術越來越成為IC業界廣泛關注的焦點。隨著集成技術的不斷發展和集成度的迅速提高，集成電路芯片的設計工作越來越復雜，因而急需在設計方法和設計工具這兩方面有一個大的變革，這就是人們經常談論的設計革命。各種計算機輔助工具及設計方法學的誕生正是為了適應這樣的要求。
一方面，面市時間的壓力和新的工藝技術的發展允許更高的集成度，使得設計向更高的抽象層次發展，只有這樣才能解決設計復雜度越來越高的問題。數字集成電路的發展證明了這一點：它很快的從基于單元的設計發展到基于模塊、IP和IP復用的
設計。
另一方面，工藝尺寸的縮短使得設計向相反的方向發展：由于物理效應對電路的影響越來越大，這就要求在設計中考慮更低層次的細節問題。器件數目的增多、信號完整性、電子遷移和功耗分析等問題的出現使得設計日益復雜。
3 模擬集成電路設計流程
3.1 模擬集成電路設計系統環境
集成電路的設計由于必須通過計算機輔助完成整個過程，所以對軟件和硬件配置都有較高的要求。
（1）模擬集成電路設計EDA工具種類及其舉例
設計資料庫―Cadence Design Framework11
電路編輯軟件―Text editor/Schematic editor
電路模擬軟件―Spectre，HSPICE，Nanosim
版圖編輯軟件―Cadence virtuoso，Laker
物理驗證軟件―Diva，Dracula，Calibre，Hercules
（2）系統環境
工作站環境；Unix-Based作業系統；由于EDA軟件的運行和數據的保存需要穩定的計算機環境，所以集成電路的設計通常采用Unix-Based的作業系統，如圖1所示的工作站系統?，F在的集成電路設計都是團隊協作完成的，甚至工程師們在不同的地點進行遠程協作設計。EDA軟件、工作站系統的資源合理配置和數據庫的有效管理將是集成電路設計得以完成的重要保障。
3.2 模擬集成電路設計流程概述
根據處理信號類型的不同，集成電路一般可以分為數字電路、模擬電路和數?；旌霞呻娐?，它們的設計方法和設計流程是不同的，在這部分和以后的章節中我們將著重講述模擬集成電路的設計方法和流程。模擬集成電路設計是一種創造性的過程，它通過電路來實現設計目標，與電路分析剛好相反。電路的分析是一個由電路作為起點去發現其特性的過程。電路的綜合或者設計則是從一套期望的性能參數開始去尋找一個令人滿意的電路，對于一個設計問題，解決方案可能不是唯一的，這樣就給予了設計者去創造的機會。
模擬集成電路設計包括若干個階段，設計模擬集成電路一般的過程。
（l）系統規格定義；（2）電路設計；（3）電路模擬；（4）版圖實現；（5）物理驗證；（6）參數提取后仿真；（7）可靠性分析；（8）芯片制造；（9）測試。
除了制造階段外，設計師應對其余各階段負責。設計流程從一個設計構思開始，明確設計要求和進行綜合設計。為了確認設計的正確性，設計師要應用模擬方法評估電路的性能。
這時可能要根據模擬結果對電路作進一步改進，反復進行綜合和模擬。一旦電路性能的模擬結果能滿足設計要求就進行另一個主要設計工作―電路的幾何描述（版圖設計）。版圖完成并經過物理驗證后需要將布局、布線形成的寄生效應考慮進去再次進行計算機模擬。如果模擬結果也滿足設計要求就可以進行制造了。
3.3 模擬集成電路設計流程分述
（1）系統規格定義
這個階段系統工程師把整個系統和其子系統看成是一個個只有輸入輸出關系的/黑盒子，不僅要對其中每一個進行功能定義，而且還要提出時序、功耗、面積、信噪比等性能參數的范圍要求。
（2）電路設計
根據設計要求，首先要選擇合適的工藝制程；然后合理的構架系統，例如并行的還是串行的，差分的還是單端的；依照架構來決定元件的組合，例如，電流鏡類型還是補償類型；根據交、直流參數決定晶體管工作偏置點和晶體管大??；依環境估計負載形態和負載值。由于模擬集成電路的復雜性和變化的多樣性，目前還沒有EDA廠商能夠提供完全解決模擬集成電路設計自動化的工具，此環節基本上通過手工計算來完成的。
（3）電路模擬
設計工程師必須確認設計是正確的，為此要基于晶體管模型，借助EDA工具進行電路性能的評估，分析。在這個階段要依據電路仿真結果來修改晶體管參數；依制程參數的變異來確定電路工作的區間和限制；驗證環境因素的變化對電路性能的影響；最后還要通過仿真結果指導下一步的版圖實現，例如，版圖對稱性要求，電源線的寬度。
（4）版圖實現
電路的設計及模擬決定電路的組成及相關參數，但并不能直接送往晶圓代工廠進行制作。設計工程師需提供集成電路的物理幾何描述稱為版圖。這個環節就是要把設計的電路轉換為圖形描述格式。模擬集成電路通常是以全定制方法進行手工的版圖設計。在設計過程中需要考慮設計規則、匹配性、噪聲、串擾、寄生效應、防門鎖等對電路性能和可制造性的影響。雖然現在出現了許多高級的全定制輔助設計方法，仍然無法保證手工設計對版圖布局和各種效應的考慮全面性。
（5）物理驗證
版圖的設計是否滿足晶圓代工廠的制造可靠性需求？從電路轉換到版圖是否引入了新的錯誤？物理驗證階段將通過設計規則檢查（DRC，Design Rule Cheek）和版圖網表與電路原理圖的比對（VLS，Layout Versus schematic）解決上述的兩類驗證問題。幾何規則檢查用于保證版圖在工藝上的可實現性。它以給定的設計規則為標準，對最小線寬、最小圖形間距、孔尺寸、柵和源漏區的最小交疊面積等工藝限制進行檢查。版圖網表與電路原理圖的比對用來保證版圖的設計與其電路設計的匹配。VLS工具從版圖中提取包含電氣連接屬性和尺寸大小的電路網表，然后與原理圖得到的網表進行比較，檢查兩者是否一致。
參考文獻
集成電路的設計要求范文3
在非微電子專業如計算機、通信、信號處理、自動化、機械等專業開設集成電路設計技術相關課程，一方面，這些專業的學生有電子電路基礎知識，又有自己本專業的知識，可以從本專業的系統角度來理解和設計集成電路芯片，非常適合進行各種應用的集成電路芯片設計階段的工作，這些專業也是目前芯片設計需求最旺盛的領域；另一方面，對于這些專業學生的應用特點，不宜也不可能開設微電子專業的所有課程，也不宜將集成電路設計階段的許多技術（如低功耗設計、可測性設計等）開設為單獨課程，而是要將相應課程整合，開設一到二門集成電路設計的綜合課程，使學生既能夠掌握集成電路設計基本技術流程，也能夠了解集成電路設計方面更深層的技術和發展趨勢。因此，在課程的具體設置上，應該把握以下原則。理論講授與實踐操作并重集成電路設計技術是一門實踐性非常強的課程。隨著電子信息技術的飛速發展，采用EDA工具進行電路輔助設計，已經成為集成電路芯片主流的設計方法。因此，在理解電路和芯片設計的基本原理和流程的基礎上，了解和掌握相關設計工具，是掌握集成電路設計技術的重要環節。技能培訓與前瞻理論皆有在課程的內容設置中，既要有使學生掌握集成電路芯片設計能力和技術的講授和實踐，又有對集成電路芯片設計新技術和更高層技術的介紹。這樣通過本門課程的學習，一方面，學員掌握了一項實實在在有用的技術；另一方面，學員了解了該項技術的更深和更新的知識，有利于在碩、博士階段或者在工作崗位上，對集成電路芯片設計技術的繼續研究和學習。基礎理論和技術流程隔離由于是針對非微電子專業開設的課程，因此在課程講授中不涉及電路設計的一些原理性知識，如半導體物理及器件、集成電路的工藝原理等，而是將主要精力放在集成電路芯片的設計與實現技術上，這樣非微電子專業的學生能夠很容易入門，提高其學習興趣和熱情。
2非微電子專業集成電路設計課程實踐
根據以上原則，信息工程大學根據具體實際，在計算機、通信、信號處理、密碼等相關專業開設集成電路芯片設計技術課程，根據近兩年的教學情況來看，取得良好的效果。該課程的主要特點如下。優化的理論授課內容1）集成電路芯片設計概論：介紹IC設計的基本概念、IC設計的關鍵技術、IC技術的發展和趨勢等內容。使學員對IC設計技術有一個大概而全面的了解，了解IC設計技術的發展歷程及基本情況，理解IC設計技術的基本概念；了解IC設計發展趨勢和新技術，包括軟硬件協同設計技術、IC低功耗設計技術、IC可重用設計技術等。2）IC產業鏈及設計流程：介紹集成電路產業的歷史變革、目前形成的“四業分工”，以及數字IC設計流程等內容。使學員了解集成電路產業的變革和分工，了解設計、制造、封裝、測試等環節的一些基本情況，了解數字IC的整個設計流程，包括代碼編寫與仿真、邏輯綜合與布局布線、時序驗證與物理驗證及芯片面積優化、時鐘樹綜合、掃描鏈插入等內容。3）RTL硬件描述語言基礎：主要講授Verilog硬件描述語言的基本語法、描述方式、設計方法等內容。使學員能夠初步掌握使用硬件描述語言進行數字邏輯電路設計的基本語法，了解大型電路芯片的基本設計規則和設計方法，并通過設計實踐學習和鞏固硬件電路代碼編寫和調試能力。4）系統集成設計基礎：主要講授更高層次的集成電路芯片如片上系統（SoC）、片上網絡（NoC）的基本概念和集成設計方法。使學員初步了解大規模系統級芯片架構設計的基礎方法及主要片內嵌入式處理器核。
豐富的實踐操作內容1）Verilog代碼設計實踐：學習通過課下編碼、上機調試等方式，初步掌握使用Verilog硬件描述語言進行基本數字邏輯電路設計的能力，并通過給定的IP核或代碼模塊的集成，掌握大型芯片電路的集成設計能力。2）IC前端設計基礎實踐：依托Synopsys公司數字集成電路前端設計平臺DesignCompiler，使學員通過上機演練，初步掌握使用DesignCompiler進行集成電路前端設計的流程和方法，主要包括RTL綜合、時序約束、時序優化、可測性設計等內容。3）IC后端設計基礎實踐：依托Synopsys公司數字集成電路后端設計平臺ICCompiler，使學員通過上機演練，初步掌握使用ICCompiler進行集成電路后端設計的流程和方法，主要包括后端設計準備、版圖規劃與電源規劃、物理綜合與全局優化、時鐘樹綜合、布線操作、物理驗證與最終優化等內容。靈活的考核評價機制1）IC設計基本知識筆試：通過閉卷考試的方式，考查學員隊IC設計的一些基本知識，如基本概念、基本設計流程、簡單的代碼編寫等。2）IC設計上機實踐操作：通過上機操作的形式，給定一個具體并相對簡單的芯片設計代碼，要求學員使用Synopsys公司數字集成電路設計前后端平臺，完成整個芯片的前后端設計和驗證流程。3）IC設計相關領域報告：通過撰寫報告的形式，要求學員查閱IC設計領域的相關技術文獻，包括該領域的前沿研究技術、設計流程中相關技術點的深入研究、集成電路設計領域的發展歷程和趨勢等，撰寫相應的專題報告。
3結語
集成電路的設計要求范文4
關鍵詞：同步數字集成電路 設計 時鐘偏移
中圖分類號：TN431 文獻標識碼：A 文章編號：1007-9416(2012)07-0229-01
面對當前21世紀科學技術的迅速發展，在同步數字集成電路的設計中，時鐘偏移的影響力也越來越受到設計人員的關注。受時鐘偏移的影響，導致在長時間的應用中，時鐘頻率出現的越來越高，也由此增加了時鐘偏移在同步數字集成電路中的重要性。一般而言，任何一個系統中若出現過多的流水線級數，則會導致時鐘偏移的可能性增加，并由此影響數字集成電路的同步進行。在解決這一問題的過程中，本文從同步數字集成電路、時鐘偏移、時鐘偏移分析等三個方面出發，對這一問題的完善做如下簡要分析：
1、同步數字集成電路
在當前數字集成電路設計中，最常用的方法為同步方法，這一方法除了能最大限度的發揮出集成電路的優勢外，還具備高度的可靠性。但在實際應用中，所謂的同步，具體是指該電路系統在實際影響中，其所包含的觸發器都能在一個公共時鐘的控制下進行運行。結合同步電路的整體運行結構，其內部構造主要由組合電路、時序電路及時鐘分配網絡等三個方面構成。這三者之間有著相輔相成、缺一不可的關系。集成電路在很大程度上與組成電路之間存在著較大的差別，組合電路能夠隨時輸出穩定狀態，而集成電路則不行。此外，在整個集成電路中，時鐘偏移的出現，在擾亂整個時序單元的同時，還會使整個集成電路的內部處于混亂狀態，甚至在情況嚴重時會出現癱瘓，這些，都需要設計人員進行考慮，并對其進行完善。換而言之，在整個同步數字集成電路的實際運行中，要想從根本上保證電路的運行秩序，其核心在于保證各個時序單元的時鐘信號處于正確狀態，只有這樣才能得到正確的邏輯值，從而確保整個電路功能的正確發揮。
2、時鐘偏移
在整個同步數字集成電路設計中，若使用邊沿觸發式觸發器的同步系統，則必須要求所有的觸發器都在同一時刻對時鐘出發沿進行接收，并以此來確保集成系統的正常運行。若單純的從理論角度出發，電路中的觸發器所使用的都是同一個時鐘信號，但其中一個觸發器接收到的時鐘信號要比另外一個的時間晚很多。換而言之，即同一信號在發出后，到達的時間不同，這就是所謂的時鐘偏移。但在實際應用中，若出現最大傳遞延時的狀況，則能從很大程度上反應出信號出現了變化，且最慢的接收器也會在一定時間內響應這種變化。而正是這種延時狀況，在很大程度上確定了電力的最大允許速度，即人們常說的最大傳遞延時。與之不同的是，最小傳遞延時在實際應用中，能夠在很大程度上表示輸入時間的變化，一旦輸出時間出現了變化，則其中傳遞的時間都會受到影響。但與最大傳遞延時相比，這種延時所造成的影響要小的多，因而在一定程度上更適合應用到時鐘偏移的研究中。
3、時鐘偏移分析
科研人員在整個同步數字集成電路的設計研究中，受時鐘信號的影響，在考慮整個電路時序單元的同時，還需要電路設計的各個環節考慮進去。從現有的集成電路設計方案能夠得出，在引起時鐘偏移的眾多原因中，導線長度及負載的不均衡是引起時鐘偏移的主要因素；再加上串擾（即一根信號線的能量串入到另一根信號線中）因素的影響，都會在很大程度上引起時鐘偏移的現象。在大型 PCBO或ASICO專用集成電路設計中,通常難以找到可能引起時鐘偏移的所有原因。所以,大多數ASIC制造商都要求設計者提供額外的建立和保持時間容限,但在這些應用中，其時間容限往往存在與系統內部的延遲部位，這些部位都會因時間延遲而引起相應的后果。面對當前集成電路研究步伐的加快，時鐘偏移的大小與極性都會對整個集成電路的穩定性及功能性造成影響，與此同時，任意兩個相對的時序在運行中，其相鄰的寄存器都會受自身極性的影響，出現顫抖，這些都會影響時鐘的正常運行，并由此導致時鐘不確定因素的出現，而這些，都需要科研人員對整個時序進行相應的分析，確保集成電路的順利運行。
4、結語
綜上所述，在當前同步數字集成電路設計的研究中，時鐘偏移作為最常見的問題之一，在影響整個集成電路正常運行的同時，還會對系統的性能造成影響。在完善這一問題的過程中，設計人員只有在了解時鐘偏移產生的機理上，才能采取相應的措施來緩解這一現象。這就需要設計人員能夠結合著我國集成電路發展的基礎，不斷學習國外集成電路的研究技術，將其運用到我國的實際發展中，在推動集成電路發展的同時，還能為其今后的發展奠定堅實的基礎。
參考文獻
[1]殷瑞祥,郭镕,陳敏.同步數字集成電路設計中的時鐘樹分析[J].華南理工大學學報(自然科學版),2011,(06).
集成電路的設計要求范文5
集成電路是當今信息技術產業高速發展的基礎和源動力，已經高度滲透與融合到國民經濟和社會發展的每個領域，其技術水平和發展規模已成為衡量一個國家產業競爭力和綜合國力的重要標志之一[1]，美國更將其視為未來20年從根本上改造制造業的四大技術領域之首。我國擁有全球最大、增長最快的集成電路市場，2013年規模達9166億元，占全球市場份額的50%左右。近年來，國家大力發展集成電路，在上海浦東等地建立了集成電路產業基地，對于集成電路設計、制造、封裝、測試等方面的專門技術人才需求巨大。為了適應產業需求，推進我國集成電路發展，許多高校開設了電子科學與技術專業，以培養集成電路方向的專業人才。集成電路版圖設計是電路設計與集成電路工藝之間必不可少的環節。據相關統計，在從事集成電路設計工作的電子科學與技術專業的應屆畢業生中，由于具有更多的電路知識儲備，研究生的從業比例比本科生高出很多。而以集成電路版圖為代表包括集成電路測試以及工藝等與集成電路設計相關的工作，相對而言對電路設計知識的要求低很多。因而集成電路版圖設計崗位對本科生而言更具競爭力。在版圖設計崗位工作若干年知識和經驗的積累也將有利于從事集成電路設計工作。因此，版圖設計工程師的培養也成為了上海電力學院電子科學與技術專業本科人才培養的重要方向和辦學特色。本文根據上海電力學院電子科學與技術專業建設的目標，結合本校人才培養和專業建設目標，就集成電路版圖設計理論和實驗教學環節進行了探索和實踐。
一、優化理論教學方法，豐富教學手段，突出課程特點
集成電路版圖作為一門電子科學與技術專業重要的專業課程，教學內容與電子技術（模擬電路和數字電路）、半導體器件、集成電路設計基礎等先修課程中的電路理論、器件基礎和工藝原理等理論知識緊密聯系，同時版圖設計具有很強的實踐特點。因此，必須從本專業學生的實際特點和整個專業課程布局出發，注重課程與其他課程承前啟后，有機融合，摸索出一套實用有效的教學方法。在理論授課過程中從集成電路的設計流程入手，在CMOS集成電路和雙極集成電路基本工藝進行概述的基礎上，從版圖基本單元到電路再到芯片循序漸進地講授集成電路版圖結構、設計原理和方法，做到與上游知識點的融會貫通。
集成電路的規模已發展到片上系統（SOC）階段，教科書的更新速度遠遠落后于集成電路技術的發展速度。集成電路工藝線寬達到了納米量級，對于集成電路版圖設計在當前工藝條件下出現的新問題和新規則，通過查閱最新的文獻資料，向學生介紹版圖設計前沿技術與發展趨勢，開拓學生視野，提升學習熱情。在課堂教學中盡量減少冗長的公式和繁復的理論推導，將理論講解和工程實踐相結合，通過工程案例使學生了解版圖設計是科學、技術和經驗的有機結合。比如，在有關天線效應的教學過程中針對一款采用中芯國際（SMIC）0.18um 1p6m工藝的雷達信號處理SOC 芯片，結合跳線法和反偏二極管的天線效應消除方法，詳細闡述版圖設計中完全修正天線規則違例的關鍵步驟，極大地激發了學生的學習興趣，收到了較好的教學效果。
集成電路版圖起著承接電路設計和芯片實現的重要作用。通過版圖設計，可以將立體的電路轉化為二維的平面幾何圖形，再通過工藝加工轉化為基于半導體硅材料的立體結構[2]。集成電路版圖設計是集成電路流程中的重要環節，與集成電路工藝密切相關。為了讓學生獲得直觀、準確和清楚的認識，制作了形象生動、圖文并茂的多媒體教學課件，將集成電路典型的設計流程、雙極和CMOS集成電路工藝流程、芯片內部結構、版圖的層次等內容以圖片、Flash動畫、視頻等形式進行展示。
版圖包含了集成電路尺寸、各層拓撲定義等器件相關的物理信息數據[3]。掩膜上的圖形決定著芯片上器件或連接物理層的尺寸。因此版圖上的幾何圖形尺寸與芯片上物理層的尺寸直接相關。而集成電路制造廠家根據版圖數據來制造掩膜，對于同種工藝各個foundry廠商所提供的版圖設計規則各不相同[4]。教學實踐中注意將先進的典型芯片版圖設計實例引入課堂，例如舉出臺灣積體電路制造公司（TSMC）的45nm CMOS工藝的數模轉換器的芯片版圖實例，讓學生從當今業界實際制造芯片的角度學習和掌握版圖設計的規則，同時切實感受到模擬版圖和數字版圖設計的藝術。
二、利用業界主流EDA工具，構建基于完整版圖設計流程的實驗體系
集成電路版圖設計實驗采用了Cadence公司的EDA工具進行版圖設計。Cadence的EDA產品涵蓋了電子設計的整個流程，包括系統級設計、功能驗證、集成電路（IC）綜合及布局布線、物理驗證、PCB設計和硬件仿真建模模擬、混合信號及射頻IC設計、全定制IC設計等。全球知名半導體與電子系統公司如AMD、NEC、三星、飛利浦均將Cadence軟件作為其全球設計的標準。將業界主流的EDA設計軟件引入實驗教學環節，有利于學生畢業后很快適應崗位，盡快進入角色。
專業實驗室配備了多臺高性能Sun服務器、工作站以及60臺供學生實驗用的PC機。服務器中安裝的Cadence 工具主要包括：Verilog HDL的仿真工具Verilog-X、電路圖設計工具Composer、電路模擬工具Analog Artist、版圖設計工具Virtuoso Layout Editing、版圖驗證工具Dracula 和Diva、自動布局布線工具Preview和Silicon Ensemble。
Cadence軟件是按照庫（Library）、單元（Cell）、和視圖（View）的層次實現對文件的管理。庫、單元和視圖三者之間的關系為庫文件是一組單元的集合，包含著各個單元的不同視圖。庫文件包括技術庫和設計庫兩種，設計庫是針對用戶設立，不同的用戶可以有不同的設計庫。而技術庫是針對工藝設立，不同特征尺寸的工藝、不同的芯片制造商的技術庫不同。為了讓學生在掌握主流EDA工具使用的同時對版圖設計流程有準確、深入的理解，安排針對無錫上華公司0.6um兩層多晶硅兩層金屬（Double Poly Double Metal）混合信號CMOS工藝的一系列實驗讓學生掌握包括從電路圖的建立、版圖建立與編輯、電學規則檢查（ERC），設計規則檢查（DRC）、到電路圖-版圖一致性檢查（LVS）的完整的版圖設計流程[5]。通過完整的基于設計流程的版圖實驗使學生能較好地掌握電路設計工具Composer、版圖設計工具Virtuoso Layout Editor以及版圖驗證工具Dracula和Diva的使用，同時對版圖設計的關鍵步驟形成清晰的認識。
以下以CMOS與非門為例，介紹基于一個完整的數字版圖設計流程的教學實例。
在CMOS與非門的版圖設計中，首先要求學生建立設計庫和技術庫，在技術庫中加載CSMC 0.6um的工藝的技術文件，將設計庫與技術庫進行關聯。然后在設計庫中用Composer中建立相應的電路原理圖（schematic），進行ERC檢查。再根據電路原理圖用Virtuoso Layout Editor工具繪制對應的版圖（layout）。版圖繪制步驟依次為MOS晶體管的有源區、多晶硅柵極、MOS管源區和漏區的接觸孔、P+注入、N阱、N阱接觸、N+注入、襯底接觸、金屬連線、電源線、地線、輸入及輸出?；镜陌鎴D繪制完成之后，將輸入、輸出端口以及電源線和地線的名稱標注于版圖的適當位置處，再在Dracula工具中利用幾何設計規則文件進行DRC驗證。然后利用GDS版圖數據與電路圖網表進行版圖與原理圖一致性檢查（LVS），修改其中的錯誤并按最小面積優化版圖，最后版圖全部通過檢查，設計完成。圖1和圖2分別給出了CMOS與非門的原理圖和版圖。
集成電路的設計要求范文6
【關鍵詞】集成電路 理論教學 改革探索
【基金項目】湖南省自然科學基金項目（14JJ6040）;湖南工程學院博士啟動基金。
【中圖分類號】G642.3 【文獻標識碼】A 【文章編號】2095-3089（2015）08-0255-01
隨著科學技術的不斷進步，電子產品向著智能化、小型化和低功耗發展。集成電路技術的不斷進步，推動著計算機等電子產品的不斷更新換代，同時也推動著整個信息產業的發展[1]。因此，對集成電路相關人才的需求也日益增加。目前國內不僅僅985、211等重點院校開設了集成電路相關課程，一些普通本科院校也開設了相關課程。課程的教學內容由單純的器件物理轉變為包含模擬集成電路、數字集成電路、集成電路工藝、集成電路封裝與測試等[2]。隨著本科畢業生就業壓力的不斷增加，培養應用型、創新型以及可發展型的本科人才顯得日益重要。然而，從目前我國各普通院校對集成電路的課程設置來看，存在著重傳統輕前沿、不因校施教、不因材施教等問題，進而導致學生對集成電路敬而遠之，退避三舍，學習積極性不高，繼而導致學生的可發展性不好，不能適應企業的要求。
本文結合湖南工程學院電氣信息學院電子科學與技術專業的實際，詳細闡述了本校當前“集成電路原理與應用”課程理論教學中存在的問題，介紹了該課程的教學改革措施，旨在提高本校及各兄弟院校電子科學與技術專業學生的專業興趣，培養學生的創新意識。
1.“集成電路原理與應用”課程理論教學存在的主要問題
1.1理論性強，課時較少
對于集成電路來說，在講解之前，學生應該已經學習了以下課程，如：“固體物理”、“半導體物理”、“晶體管原理”等。但是，由于這些課程的理論性較強，公式較多，要求學生的數學功底要好。這對于數學不是很好的學生來說，就直接導致了其學習興趣降低。由于目前嵌入式就業前景比較好，在我們學校，電子科學與技術專業的學生更喜歡嵌入式方面的相關課程。而集成電路相關企業更喜歡研究生或者實驗條件更好的985、211高校的畢業生，使得我校集成電路方向的本科畢業生找到相關的較好工作比較困難。因此，目前我校電子科學與技術專業的發展方向定位為嵌入式，這就導致一些跟集成電路相關的課程，如“微電子工藝”、“晶體管原理”、“半導體物理”等課程都取消掉了，而僅僅保留了“模擬電子技術”和“數字電子技術”這兩門基礎課程。這對于集成電路課程的講授更增加了難度?！凹呻娐吩砼c應用”課程只有56課時，理論課46課時，實驗課10課時。只講授教材上的內容，沒有基礎知識的積累，就像空中架房，沒有根基。在教材的基礎上額外再講授基礎知識的話，課時又遠遠不夠。這就導致老師講不透，學生聽不懂，效果很不好。
1.2重傳統知識，輕科技前沿
利用經典案例來進行課程教學是夯實集成電路基礎的有效手段。但是對于集成電路來說，由于其更新換代的速度非?？?，故在進行教學時，除了采用經典案例來夯實基礎外，還需緊扣產業的發展前沿。只有這樣才能保證人才培養不過時，學校培養的學生與社會需求不脫節。但目前在授課內容上還只是注重傳統知識的講授，對于集成電路的發展動態和科技前沿則很少涉及。
1.3不因校施教，因材施教
教材作為教師教和學生學的主要憑借，是教師搞好教書育人的具體依據，是學生獲得知識的重要工具。然而，我校目前“集成電路原理與應用”課程采用的教材還沒有選定。如：2012年采用葉以正、來逢昌編寫，清華大學出版社出版的《集成電路設計》;2013年采用畢查德?拉扎維編寫，西安交通大學出版社出版的《模擬CMOS集成電路設計》;2014年采用余寧梅、楊媛、潘銀松編著，科學出版社出版的《半導體集成電路》。教材一直不固定的原因是還沒有找到適合我校電子科學與技術專業學生實際情況的教材，這就導致教師不能因校施教、因材施教。
2.“集成電路原理與應用”課程理論教學改革
2.1選優選新課程內容，夯實基礎
由于我校電子科學與技術專業的學生，沒有開設“半導體物理”、“晶體管原理”、“微電子工藝”等相關基礎課程，因此理想的、適用于我校學生實際的教材應該包括半導體器件原理、模擬集成電路設計、雙極型數字集成電路設計、CMOS數字集成電路設計、集成電路的設計方法、集成電路的制作工藝、集成電路的版圖設計等內容，如表1所示。因此，在教學實踐中，本著“基礎、夠用”的原則，采取選優選新的思路，盡量選擇適合我校專業實際的教材。目前，使用筆者編寫的適合于我校學生實際的理論教學講義，理順了理論教學，實現了因校施教，因材施教。
表1 “集成電路原理與應用”課程教學內容
2.2提取科技前沿作為教學內容，激發專業興趣
為了提高學生的專業興趣，讓他們了解“集成電路原理與應用”課程的價值所在，在授課的過程中穿插介紹集成電路設計的前沿動態。如：從IEEE國際固體電路會議的論文集中提取模塊、電路、仿真、工藝等最新的內容，并將這些內容按照門類進行分類和總結，穿插至傳統的理論知識講授中，讓學生及時了解當前集成電路設計的核心問題。這樣不但可以激發學生的好奇心和學習興趣，還可以提高學生的創新能力。
2.3開展雙語教學互動，提高綜合能力
目前，我國的集成電路產業相對于國外來說，還存在著相當的差距。要開展雙語教學的原因有三：一是集成電路課程的一些基本專業術語都是由英文翻譯過來的;二是集成電路的研究前沿都是以英文發表在期刊上的;三是世界上主流的EDA軟件供應商都集中在歐美國家，軟件的操作語言與使用說明書都是英文的。因此，集成電路課程對學生的英語能力要求很高，在課堂上適當開展雙語教學互動，無論是對于學生繼續深造，還是就業都是非常必要的。
3.結語
集成電路自二十世紀五十年代被提出以來，經歷了小規模、中規模、大規模、超大規模、甚大規模，目前已經進入到了片上系統階段。雖然集成電路的發展日新月異，但目前集成電路相關人才的學校培養與社會需求存在很大的差距。因此，對集成電路相關課程的教學改革刻不容緩?；诖?，本文從“集成電路原理與應用”課程理論教學出發，詳細闡述了“集成電路原理與應用”課程教學所存在的主要問題，并有針對性的提出了該課程教學內容和教學方法的改革措施，這對培養應用型、創新型的集成電路相關專業的本科畢業生具有積極的指導意義。
參考文獻：
