前言：中文期刊網精心挑選了arm單片機范文供你參考和學習，希望我們的參考范文能激發你的文章創作靈感，歡迎閱讀。
arm單片機范文1
關鍵詞：國產發射機 arm7單片機 控制系統 通信任務 軟件設計
中圖分類號：TP391 文獻標識碼：A 文章編號：1672-3791（2016）02（a）-0030-03
DF500A型國產500 kW短波發射機是由北京北廣科技股份有限公司研制生產的，整機由射頻系統、調制器系統、電源系統、控制系統、冷卻系統組成。控制系統主要由四部分構成：上位機人機交互自動控制系統，邏輯控制系統，調諧控制系統，燈絲控制系統。自動控制系統作為發射機的標準配置，采用了CPCD+ARM+工業控制計算機等技術開臺同步自主開發，其中由ARM單片機作為核心處理器的自動控制系統是現今比較流行，使用最廣泛也是最先進的嵌入式系統，嵌入式系統具有運算處理能力強，與PC通信方便、成本低，針對應用優化設計、用戶使用方便等方面的優勢。DF500A型500 kW發射機按照行業自動化技術規范的要求開發出來的自動控制系統完全實現了發射機自動開關機，自動調諧，故障診斷，網絡管理，遠程監控等諸多功能。
1 基于ARM7單片機的發射機自動控制系統總體結構設計及功能說明
1.1 發射機自動控制系統總體結構設計介紹
DF500A型國產500 kW短波發射機的核心控制系統主要由ARM7單片機系列的芯片LPC2388為核心處理器組成的。LPC2388芯片是Philis公司生產的基于實時仿真的32位ARM7TDMI-S微處理器，適用于為了各種需要而進行通訊的應用。它包含了4個UART、1個SPI、2個同步串行端口（SSP）、3個I2C接口、2路CAN通道、1個I2S接口、10/100Ethernet MAC、USB2.0等接口并支持OTG等功能。LPC2388具有高達512 K的Flash存儲器和96K的SRAM。Flash在ARM的局部總線上，能夠進行高性能的CPU訪問：有兩個AHB系統，可以同步進行Ethernet DMA、USB DMA和片內Flash執行程序；先進的中斷向量控制器，可以支持多大32個中斷，還具有通用定時器、RTC、看門狗等功能模塊。LPC2388的工作電壓一般3.0～3.6 V，有空閑、睡眠、掉電和深度掉電等四個低功耗模式；內部有4 MHz的RC振蕩器，還選擇作為系統時鐘，片內PLL可使系統時鐘最高工作在72 MHz；封裝在LQFP144。以上這些特點使它非常適合工業控制等領域。
DF500A型國產500 kW短波發射機的自動控制系統硬件架構主要包括通信控制板（ARM1）、調諧控制板（ARM2）、邏輯控制器、上位機組成，整機的自動控制系統架構如圖1所示。
ARM1通信控制板主要功能是負責與上位機、ARM2、CPLD進行通信，協調控制發射機開關機、調諧以及狀態信息、報警信息的及時上傳。ARM2調諧控制板主要是負責調諧，接收ARM1發送的調諧命令，上傳通過A/D轉換獲取的狀態信息，以及通過D/A接口控制發射機進行調諧；同時，ARM2可通過顯示器及鍵盤實現手動微調馬達。
1.2 發射機自動控制系統控制板功能說明
1.2.1母板
母板負責鏈接ADC模/數轉換板、DAC數/模轉換板、通信控制板ARM1、調諧控制板ARM2和通信接口板，進行各個電路板之間信號的鏈接和轉換。
1.2.2ADC模/數轉換板
ADC電路板行主要由兩個多路選擇開關（ADG40）和一個AD轉換芯片（AD7233）及其電路組成，并且整個控制系統的電源（+24V）從該板輸入。功能是把十三路馬達位置數據和各種表值數據的模擬數據轉換成數字量送給調諧板ARM2。
1.2.3DAC數/模轉換板
DAC電路板主要由兩個DA轉換芯片（AD7839）及其電路組成。功能是把調諧控制板AMR2傳送過來的13路馬達控制信號由數字量轉換成模擬量去控制13路電機，并且激勵器的控制從該板輸出。
1.2.4通信接口板
通信接口板功能是負責控制板和設備的接口，光耦隔離進行電平轉換，驅動設備。X2是邏輯控制的接口，X6是波段控制的接口。
1.2.5通信控制板ARM1
通信控制板ARM1主要由ARM7芯片LPC2388和iPort模塊組成，主要負責與上位機通信、調諧控制板ARM2通信和一些邏輯控制功能。通信控制板ARM1實現的邏輯功能有關機、黑燈絲、紅燈絲、高壓合、高壓斷、復位、快速燈絲、封鎖音周、封鎖PSM指令。
1.2.6調諧控制板ARM2
調諧控制板ARM2主要由ARM7芯片LPC2388和液晶顯示模塊組成，主要是負責調諧控制、與邏輯控制器通信、與通信控制板ARM1通信、液晶顯示、指示燈和一些邏輯控制功能。調諧控制板ARM2實現的邏輯功能有高功率、低功率、升功率、降功率和啟動調諧。
1.2.7邏輯控制器
邏輯控制器主要采用兩片EPM7512EAQI208作為核心處理器（一片負責所有的邏輯控制，一片負責與上位機通信），輸入接口電路、輸出接口電路、狀態指示燈電路作為外部接口電路。它主要完成如下三方面的功能：一、實時采樣?？刂破飨到y實時采樣一百多路發射機風路、水路、燈絲、高壓、馬達等各個節點的狀態量，并通過RS232串行通信方式上傳至上位機。二、故障處理?？刂破飨到y通過采樣到的狀態量分析發射機的運行狀況，并采取相應保護措施。三、控制命令處理。操作人員可以通過上位機控制或手動按鍵控制實現整個發射機的過程控制
2 ARM7單片機的發射機自動控制系統軟件設計思想
2.1 通信控制板ARM1的軟件設計介紹
單片機ARM1主要負責與上位機通信，它的通信任務包括：接收上位機發送的控制命令；上傳ARM2及CPLD的狀態信息；上傳命令執行過程中的日志信息。單片機ARM1與上位機的通信采用UART3串行接口模塊實現。
通信控制板ARM1設計思想如下。
（1）LED指示工作狀態，1Hz頻率閃爍。
（2）為每個通訊設計一個單獨任務，用于上發和下傳指令。
（3）關機、開機、調諧三個獨立的任務用于實現控制邏輯。
（4）掃描運行圖任務，根據本地運行圖自動觸發運行時間，給調諧任務發送信號量。
（5）上傳狀態信息任務，該任務每隔2 s向PC端發送最新的CPLD狀態信息和ARM2讀取的狀態信息。
arm單片機范文2
摘要：首先對采用sram工藝的fpga的保密性和加密方法進行原理分析，然后提出一種實用的采用單片機產生長偽隨機碼實現加密的方法，并詳細介紹具體的電路和程序。
iftin為q0、q2、q21、q23四個狀態異或運算的結果。
圖4
系統加電時，單片機將aset置為低電平，經過一個非門，變成高電平使移位寄存器處于置位狀態。在配置完成后，單片機將aset信號置為高電平，經非門使移位寄存器正常工作。
arm單片機范文3
摘 要：本文提出了基于ARM的智能魚缸控制系統的體系結構，并對服務器端與控制端的設計與實現以及其中的關鍵技術（包括Qt、Boa、Webcam、CGI）做了詳細的闡述。
關 鍵 詞：ARM；Boa；Qt；Webcam；jQuery
中圖分類號：TP368.1 文獻標識碼：A
1 引言
本系統集視頻采集、Qt、單片機、Boa服務器以及網頁制作等技術于一體，終端用戶可以通過網頁與ARM服務器端通信并控制魚缸。本文設計的魚缸控制系統同傳統魚缸相比有如下優點：（1）遠程操控；（2）視頻采集；（3）娛樂性強。本文主要介紹系統體系結構，服務器端與控制端軟件部分的設計與實現以及所需關鍵技術。
2 體系結構圖
本控制系統主要由ARM服務器端和控制端構成。ARM服務器端由Web服務器，Qt端界面和Sqlite數據庫構成，通過將Boa服務器移植到ARM中為CGI構成的網頁提供服務。Qt端主要以Sqlite數據共享的方式為瀏覽器對魚缸的間接控制提供支持，同時Qt本身也具有控制的功能?？刂贫擞葾T89C52單片機構成，單片機作為執行器對魚缸進行一系列動作。體系結構圖如圖1所示。
3 軟件設計
3.1 Qt端設計
ARM開機后自動運行網絡服務器Boa，并開啟Qt端程序。PC或者手機通過路由器連接到服務器，此時便可以通過網頁操作對數據庫數據進行更改，Qt端讀取數據后向單片機發出控制指令，單片機對魚缸執行操作。Qt端定時器動作監控流程圖如圖2所示。
3.2 娛樂功能設計
娛樂功能是本系統一大特色，主要包括逗魚與喂食。逗魚、喂食功能都由步進電機模塊實現。步進電機模塊采用ULN2003作為驅動芯片。驅動信號從單片機的P1^2—P1^5（逗魚功能模塊）或者P2^2—P2^5（喂食功能模塊）連接到UNL2003芯片的4個反向器輸入端，并且其輸出端連接到步進電機。步進電機驅動圖如圖3所示。
3.3 Web服務器端設計
Web服務器端由CGI和Ajax構成。系統通過Web端帶給用戶一個簡潔、美觀的網頁界面。頁面采用jQuery動畫效果搭建，表單提交采用Ajax技術，使動作更加順暢，用戶體驗度更高。具體功能如圖4所示。
6 結論
本文設計的智能魚缸控制系統應用范圍廣，成本低廉，交互性良好，易于拓展，娛樂性強，能夠給廣大的養魚愛好者帶來全新的感受。通過長時間的測試與運行，已證實本系統運行穩定性良好。
參考文獻
[1] 布蘭切特[加]，薩默菲爾德[英]，著.閆鋒欣，等，譯.C++ GUI Qt 4編程[M].北京：電子工業出版社，2008：8-249.
arm單片機范文4
關鍵詞：獨立學院嵌入式課程設置課程改革優化
中圖分類號：G423.04
引言
以我校（武漢長江工商學院）為例，電子信息工程專業主要培養能在信息通信、電子技術、智能控制、計算機與網絡等領域和行政部門從事各類電子設備和信息系統的科學研究、產品設計、工藝制造、應用開發和技術管理的應用型工程技術人才，因此，我們以培養應用型人才為目標制定了培養方案。
課程設置現狀
在我們的培養方案中，除了專業基礎課程（C語言程序設計、電路分析、電工基礎、數字電路、模擬電路）外，有兩條主線：嵌入式方向與信號處理方向。其它方向如微電子、射頻、無線電等方向，考慮到我們學生的基礎以及培養方案總課時的要求，最終選擇了嵌入式與信號處理兩個方向，當然，隨著社會的不斷發展，以后的培養方案可能會考慮微電子等較新的方向。
之所以選擇嵌入式硬件方向為我們的一條主線是因為嵌入式系統是當前很熱門而且很有發展前景并且對于學生而言也是比較好就業的應用領域之一。嵌入式系統在智能化家居、家電，汽車電子、醫療、交通等各個方面都有應用，我們的生活已經離不開嵌入式系統。嵌入式系統是軟硬結合的技術，我們以硬件設計為主設置了我們的課程如下：
表1：嵌入式方向的課程設置
圍繞ARM嵌入式技術這門課，還有微機原理、單片機、EDA、DSP等課程及相關實驗。
學習了微機原理和單片機這兩門課后再學習嵌入式，學生更容易入門，因為嵌入式本身是從單片機發展而來，并且在微機原理與單片機這兩門課程中，我們以匯編指令為主，主要是考慮到做嵌入式系統除了了解ARM處理器工作原理和接口技術還要了解ARM的匯編指令系統。
考慮到嵌入式開發的發展方向與相關領域，我們還設置了EDA技術與DSP技術兩門課。數字圖像壓縮技術是嵌入式的應用領域之一，主要是掌握MPEG編解碼算法和技術和DSP技術，另外，為追求更高速的信號處理速度，現在一些速度要求較高場合，有不少公司是將一些DSP算法用硬件來實現，這就涉及到HDL數字電路設計技術及其FPGA/IP核實現技術。這也是我們將EDA技術與DSP技術這兩門課作為這個方向的專業課程的原因。
課程改革思路
首先是微機原理與單片機這兩門課，目前我們開設《微機原理與接口技術》理論課54課時，實驗課18課時，《單片機原理及其應用》理論課54課時，實驗課18課時，課程設計36課時。微機原理課程主要是幫助學生理解一款微型計算機的工作原理、結構、匯編語言編程及其接口電路，為以后的進一步學習不同的CPU以及計算機應用打下基礎。目前我們的教學還是以8086/8088作為微機原理主講芯片，其難度較大，與實驗教學和學生在課外的實際應用（如參加電子設計系列競賽、制作小作品、畢業論文、課程設計等）脫節，教學效果不理想。
隨著半導體技術的進步，處理器從單核時代進步到了多核時代，并且將來處理核的數目將會越來越多。隨著多核技術的發展，可能不久的將來大多數的軟件開發都將以多核芯片為基礎硬件平臺，隨之而來的是編程語言、數據結構、算法理論、軟件工程等都將隨著多核的出現而進行修訂，對我們專業而言，要考慮的主要是計算機硬件方向的課程設置要進行調整以適應多核時代的到來。經過調研與研討，我們決定將上述兩門課整合優化為《單片機原理與接口技術》54課時及《多核架構與編程技術》54課時。前瞻性的將多核架構及編程技術引入到獨立學院電子信息工程本科培養方案中，將培養方案中的專業基礎知識進行綜合與升華，幫助學生，順應市場格局變化，接受新技術新理念，建立系統、完整的專業基礎理論體系，培養學生綜合應用能力與創新型思維，提高動手實踐能力，開拓學生的專業學術視野。使我們的學生能順應時代的變化，在硬件、軟件方面能夠更好地了解多核思想及編程技術，以適應高新技術的飛速發展的需要。
其次是EDA技術與數字電路的整合。目前我們開設《EDA技術》理論課34課時，實驗課18課時，課程設計18課時，《數字電路》理論課54課時，實驗課18課時，課程設計36課時。這兩門課在實驗和課程設計的內容上有一定的重復。我們可以將這兩門課整合成一門課《數字電路與VHDL》，理論課72，實驗課18，課程設計36課時，改變原有的教學模式和教學內容，建立新的實驗體系，讓學生感受2種不同的設計方法，擺脫傳統的人工設計方法與思維模式，提高學生的創新意識與競爭能力，適應市場的需要。
最后是ARM嵌入式技術，目前我們以ARM7進行理論教學，以LPC2000系列ARM7微控制器及ADS1.2集成開發環境進行實驗，理論課36學時，實驗課18學時，只能滿足低端教學任務。在最初制定教學計劃，大部分ARM系統都是基于ARM7處理器，但是隨著更多應用在嵌入式系統中的實現，嵌入式系統設計向著更高級、更復雜的方向發展，現在基于ARM9處理器的產品越來越多，我們的教學要與時俱進，教學內容也要進行升級為以ARM9進行教學。從ARM體系結構的教學內容上看，ARM9的指令集完全兼ARM7，教學上沒有任何區別。并且學生們面對的編程模型和架構基礎也保持一致。
總結
本校電子信息工程專業實行3+1培養模式，所有課程安排在大一到大三完成，大四學生全部參加實習，現有培養方案中，專業基礎課排在第三、四學期，專業課基本壓縮在第五、六學期，比如上面提到的微機原理安排在第五學期，單片機、EDA技術、ARM嵌入式技術安排在第六學期。通常在第六學期，一部分學生忙于考研，一部分學生忙于找工作，精力沒有全部用于學習專業知識上，但是，經過上面的整合后，我們可以將單片機以及ARM嵌入式技術提前一個學期，再將EDA技術提前兩學期，讓學生們在整個大學的學習過程中，盡早的接觸到專業課程，提高學生們的學習興趣，這不僅可以讓一部分想參加電子設計系列競賽的同學可以盡早的進行系統學習，也可以讓準備考研和找工作的同學投入更多精力學習專業知識。
參考文獻
arm單片機范文5
關鍵詞:數據采集;微加速度計;FPGA;ARM;TLC0820
中圖分類號:TP274.2文獻標識碼:B
文章編號:1004-373X(2010)02-025-03
Design of Data Acquisition System for Micro_accelerometer Based on ARM and FPGA
QIN Kui1,2,ZHANG Weiping1,2,CHEN Wenyuan1,2
(1.National Key Laboratory of Nano/Micro Fabrication Technology,Institute of Micro and Nano Science and Technology,
Shanghai Jiaotong University,Shanghai,200240,China;2.Key Laboratory for Thin Film and Microfabrication of Ministry of Education,
Institute of Micro and Nano Science and Technology,Shanghai Jiaotong University,Shanghai,200240,China)
Abstract:Based on micro_accelerometer,the commonly used MEMS inertial device,a design of data acquisition system with ARM and FPGA is introduced.The analog output signal of the micro_accelerometer converted by A/D chip is processed and cached by FPGA.Then ARM receives FPGA′s output data,also displays and storages them.How to realize the transmission control and data buffer of the data acquisition system with FPGA,as well as the interface design of A/D conversion chip and ARM with FPGA are given in detail.The collection,transmission,display and storage of the acceleration data are realized.The method can be configured flexibly and used versatility,so it can be easily transplanted to relevant device′s data acquisition system.
Keywords:data acquisition;micro_accelerometer;FPGA;ARM;TLC0820
0 引 言
加速度計是一種應用十分廣泛的慣性傳感器,它可以用來測量運動系統的加速度。目前的加速度計大多采用微機電技術(MEMS)進行設計和制造的微型加速度計,由于采用了微機電技術,其設計尺寸大大縮小,一個MEMS加速度計只有指甲蓋的一小部分,MEMS加速度計具有體積小、重量輕、能耗低等優點。
隨著微加速度計的應用越來越廣泛,對于微加速度計的數據信號采集[1,2]和存儲變得極為重要。傳統的數據采集方法多數是用單片機完成的,其編程簡單、控制靈活,但缺點是控制周期長、速度慢,特別是對高速轉換的數據來說,單片機的慢速度極大地限制了數據傳輸速度。而FPGA(現場可編程門陣列)具有單片機無法比擬的優勢。FPGA時鐘頻率高,內部延時小,全部控制邏輯由硬件完成,速度快、效率高,適于大數據量的高速傳輸控制。在高速數據采集方面,FPGA有單片機無法比擬的優勢,然而單片機的接口豐富,數據處理能力強,便于完成數據的顯示和存儲等操作。
綜合單片機與FPGA的優點,這里介紹一種基于ARM和FPGA的微加速度計數據采集存儲系統,結合MXR6150G/M加速度計傳感器和TLC0820A/D轉換芯片,提供了一種配置靈活、通用性強的數據采集方案。
1 系統整體設計方案
圖1是數據采集系統的總體結構框圖,該系統主要由雙軸加速度計、A/D轉換器、FPGA和ARM處理器四大部分組成。雙軸加速度計輸出兩路模擬信號,分別代表x軸與y軸的加速度值,通過A/D轉換芯片把輸入的兩路模擬信號轉換為8位的數字信號,FPGA接收來自A/D轉換芯片的數字信號,并對數字信號進行處理,處理后的數據經過FPGA中的FIFO存儲器緩存[3]后由ARM處理器采取中斷方式接收采集,采集到的數據可以通過串口通信在PC機上實時顯示,也可以通過IDE接口存儲到大容量硬盤[4,5]。
圖1 系統總體結構框圖
2 系統硬件設計與實現
2.1 MXR6150G/M加速度計傳感器
MXR6150G/M是無錫美新半導體公司生產的雙軸加速度計傳感器,它采用標準的亞微米CMOS工藝制造,可以測量從-5g~+5g(g為重力加速度)范圍內的加速度信號,該加速度計是利用兩路模擬電壓反映加速度值的大小,當加速度計靜止,加速度值為0時輸出電壓為1.50 V,電壓輸出靈敏度為150 mV/g。圖2為此加速度計的外觀頂視圖,表1為加速度計的引腳描述,其中引腳7和引腳6分別輸出x軸和y軸的加速度分量。實際加速度的值需要將x軸與y軸加速度的值進行合成得到,這可利用FPGA的并行計算處理來完成。
圖2 加速度計頂視圖
表1 加速度計的引腳描述
PinNameDescriptionI/O
1PDPower Down ControlI
2TPConnect to groundI
3COMCommonI
4NCDo Not ConnectNC
5NCDo Not ConnectNC
6YoutY Channel OputputO
7XoutX Channel OutputO
9VDD2.7~3.6 VI
2.2 8位A/D轉換芯片TLC0820
TLC0820是德州儀器公司(TI)推出的,采用先進LinCMOS工藝制造的A/D轉換器,它由兩個4位的閃速(FLASH)轉換器,一個4位的數/模轉換器,一個計算誤差放大器,控制邏輯電路和結果鎖存電路組成。它采用8位并行輸出,并且不需要外部時鐘和振蕩元件,廣泛應用于高速數據采集系統、工業控制和工廠自動化系統,其封裝引腳如圖3所示。引腳功能描述如下:ANLG IN為模擬輸入;CS為片選,低有效;D0～D3,D4～D7為三態數據輸出;INT為中斷輸出端,表示轉換結束;MODE為方式選擇輸入;OFLW為溢出標志;RD為讀輸人端;REF-為參考電壓下限值;REF+為參考電壓上限值;VCC為電源電壓;WR/RDY為寫輸入/讀狀態輸出。
圖3 TLC0820封裝引腳示意圖
2.3 Altera_FPGA與ARM處理器
該系統的FPGA采用Altera FPGA公司的CycloneⅡ系列的EP2C35實現,EP2C35提供多達33 216個邏輯單元(LE),35個18×18位乘法器,483 840 b的內部RAM塊,專用外部存儲器接口電路,4個鎖相環(PLL)和高速差分I/O等功能[6]。
該系統中采用的ARM處理器是Philips公司的LPC2210,是基于一個支持實時仿真和嵌入式跟蹤的l6/32位 ARM7TDMI_S CPU的微控制器。LPC2210的144腳封裝、極低的功耗、兩個32位定時器、八路10位ADC,PWM輸出以及多達九個外部中斷使其特別適用于工業控制、醫療系統、訪問控制和電子收款機等。通過配置,LPC2210最多可提供76個GPIO。由于內置了寬范圍的串行通信接口,其也非常適合于通信網關、協議轉換器以及其他各種類型的應用[7]。
3 采集系統整體實施方案
3.1 FPGA控制A/D芯片進行加速度計數據采集
該加速度計是利用兩路模擬電壓輸出來反映加速度值的大小,當加速度值為0時輸出電壓為1.50 V,電壓輸出靈敏度為150 mV/g,A/D轉換器模擬輸入電壓范圍為VCC±0.1 V,低于VREF- +(1/2)LSB或高于VREF+ -(1/2)LSB的模擬輸入電壓分別轉換為00000000或1111111,系統中所加電壓分別為VCC=VREF+=5 V,VREF-=GND=0 V。TLC0820可通過MODE的設置工作在只讀和讀寫兩種方式。當MODE為低時,轉換器為只讀方式。在這種方式中,WR/RDY作為輸出,且作為準備輸出端;同時,當CS為低時,WR/RDY亦為低,表明器件忙,轉換器在RD的下降沿開始轉換,經過不到2.5 μs轉換完成,此時INT下降,WR/RDY為高阻,數據輸出也由高阻變為有效的數據端,當數據讀出后,RD變高,INT返回高,數據輸出端返回到高阻態。當MODE為高時,轉換器為讀/寫方式,WR/RDY作為寫輸出端。當CS和WR/RDY為低時,轉換器開始測量輸入信號,大約600 ns后WR/RDY返回高,轉換器完成轉換,在讀寫方式中,WR/RDY在上升沿開始轉換。該實驗采用讀寫方式來控制A/D芯片來讀取加速度計的值,所需的控制信號由FPGA輸出,相關的邏輯控制采用Verilog硬件描述語言[8]進行編寫,圖4為Quartus Ⅱ中FPGA連接A/D芯片與ARM系統的頂層模塊圖。
圖4 Quartus Ⅱ中FPGA連接A/D芯片與ARM系統的頂層模塊圖
由A/D轉換輸出轉換后的8位數字信號,可以從Quartus Ⅱ內置的邏輯分析儀中讀取,圖5為通過Quartus Ⅱ軟件內置邏輯分析儀查看讀取數據值的截圖。從圖5中可以看出在讀寫方式中,在WR/RDY的上升沿開始啟動轉換,到INT的下降沿轉換完成,轉換時間可通過時間標尺計算出來,為24×40=960 ns,之后就可以通過RD的上升沿開始讀取轉換后的數據到數據總線中,如圖5中的XDD以及YDD。因為單片機的處理速度一般都低于A/D轉換芯片的速度,故將XDD與YDD的數據存儲到FPGA中的FIFO中,FIFO便起到數據緩沖的作用[3], 以備接下來單片機對數據進行讀取。
3.2 ARM系統接收FPGA數據
圖6為FPGA與ARM相連接部分的傳輸接口框圖。ARM系統主要控制數據采集的啟動和采集結束后對數據的顯示和存儲,在數據采集的過程中,ARM處理器系統讀取FPGA中的數據,實際上是讀取FIFO中的數據。FIFO的容量可以通過軟件進行設置,它有兩個狀態顯示信號,分別為ALFUL和EMPTY,ALFUL是指FIFO接近滿,當ALFUL從低電平變為高電平后,ARM單片機系統就可以發送RDFIFO信號來讀取FIFO中的數據輸出端口的數據,當FIFO中的EMPTY信號從低電平變為高電平,表明FIFO中已無數據可讀,ARM單片機就開始等待ALFUL的跳變進行下一次的讀取[7,9]。
圖5 通過Quartus Ⅱ軟件內置邏輯分析儀查看讀取的數據
3.3 加速度數據顯示和存儲[9]
由ARM系統采集到的數據可通過
串口線發送到上位機進行實時顯示,也可以通過模擬IDE通信協議儲存到IDE硬盤中。 LPC2210通過串口線與上位機進行通信主要是應用ARM芯片LPC2210中的通用異步接收/發送裝置UART0,而使用LPC2210的通用可編程I/O口,可以模擬產生IDE硬盤的讀寫時序[10],實現對存儲設備的讀寫操作。這樣可以實現加速度數據的顯示和存儲。
圖6 FPGA與ARM數據傳輸接口框圖
4 結 語
這里介紹一種MEMS器件微加速度計的數據采集設計方案,結合當前應用廣泛的處理芯片ARM和FPGA,給出了一種配置靈活、通用性強的數據采集方案。實驗中可準確采集美新加速度計MXR6150G/M的加速度信號,采集到的信號既可以在上位機實時顯示,又可以存儲在IDE接口硬盤中,達到了數據顯示和存儲的目的。
參考文獻
[1]苑廣欣,郝永平,張啟東.用于微慣性測量單元的FPGA數據采集系統[J].國外電子測量技術,2008,27(9):4_7.
[2]李緒友,梁輝,鄒繼斌.捷聯式慣導系統中加速度計的數據采集[J].傳感器技術,2005,24(6):20_22.
[3]景艷,黃士坦,張遂南.一種基于FPGA實現的高速緩存設計[J].微機發展,2005,15(9):141_144.
[4]廖義奎.ARM與FPGA綜合設計及應用[M].北京:中國電力出版社,2008.
[5]石偉鋒,韓兵.基于MCU+FPGA架構的智能數據采集系統[J].計算機仿真,2005,22(8):246_249.
[6]褚振勇,翁木云.FPGA設計及應用[M].西安:西安電子科技大學出版社,2002.
[7]周立功.ARM嵌入式系統基礎教程[M].北京:北京航空航天大學出版社,2005.
[8]夏宇聞.Verilog數字系統設計教程[M].北京:北京航空航天大學出版社,2003.
[9]周立功.ARM嵌入式系統實驗教程(一)[M].北京:北京航空航天大學出版社,2004.
[10]潘建國,闕沛文,雷華明.基于FPGA的高速大容量數據采集系統設計[J].電子測量技術,2008,27(9):166_169.
作者簡介 秦 奎 男,1985年出生,山東泰安人,碩士研究生。研究方向為FPGA數字系統設計。
張衛平 男,1971年出生,副教授。研究方向為微機電系統及集成技術。
arm單片機范文6
1相關課程的開設
目前，現代電子設計方法一般常指運用EDA的設計方法，使用硬件描述語言進行電路設計.雖然運用EDA的設計方法進行信號處理、通訊技術及數字電路的設計很方便，但對于小規模的流程控制，使用單片機設計就顯得更為方便與經濟了，同樣，對數字信號處理，使用DSP則顯得得心應手.因此，要形成一個完整的現代電子設計技能的培訓，一般認為在高校中至少要培養單片機、EDA、DSP及ARM設計技術方面的能力.為了提高學生的市場就業能力，高職院校電子信息類專業中應該開設這些課程.單片機是指一個集成在一塊芯片上的完整計算機系統.盡管它的大部分功能集成在一塊小芯片上，但是它具有一個完整計算機所需要的大部分部件:CPU、內存、內部和外部總線系統，甚至外存，同時集成諸如通訊接口、定時器、實時時鐘等設備.現在最強大的單片機系統將聲音、圖像、網絡、復雜的輸入輸出系統都集成在了一塊芯片上.目前單片機滲透到了人們生活的各個領域:導彈的導航裝置，飛機上各種儀表的控制，計算機的網絡通訊與數據傳輸，工業自動化過程的實時控制和數據處理，各種智能IC卡，民用豪華轎車的安全保障系統，錄像機、攝像機、全自動洗衣機的控制，以及程控玩具、電子寵物等等，這些都離不開單片機.更不用說自動控制領域的機器人、智能儀表、醫療器械了.因此，單片機的學習、開發與應用將造就一批計算機應用與智能化控制的科學家、工程師.
EDA是20世紀90年代初從計算機輔助設計(CAD)、計算機輔助制造(CAM)、計算機輔助測試(CAT)和計算機輔助工程(CAE)的概念發展而來的.EDA以計算機為工具，設計者在EDA軟件平臺上，用硬件描述語言HDL完成設計文件，然后由計算機自動地完成邏輯編譯、化簡、分割、綜合、優化、布局、布線和仿真，直至對特定目標芯片的適配編譯、邏輯映射和編程下載等工作.EDA技術的出現，極大地提高了電路設計的效率和可操作性，減輕了設計者的勞動強度.DSP是一門涉及許多學科而又廣泛應用于許多領域的新興學科，是一種通過使用數學技巧執行轉換或提取信息，來處理現實信號的方法，這些信號由數字序列表示.在過去的20多年時間里，數字信號處理已經在通信等領域得到極為廣泛的應用.
ARM公司1991年成立于英國劍橋，主要出售芯片設計技術的授權.目前，采用ARM技術知識產權(IP)核的微處理器，即通常所說的ARM微處理器，已遍及工業控制、消費類電子產品、通信系統、網絡系統、無線系統等各類產品市場，基于ARM技術的微處理器應用約占據了32位RISC微處理器75％以上的市場份額，ARM技術正在逐步滲入到人們生活的各個方面.目前，全世界有幾十家大的半導體公司都使用ARM公司的授權，因此使ARM技術獲得更多的第三方工具、制造、軟件的支持，又使整個系統成本降低，使產品更容易進入市場被消費者所接受，更具有競爭力.除了以上單片機、EDA、DSP及ARM設計技術外，電子信息類專業涉及的電子類課程還有很多，比如PLC課程、高頻課程等.為了適應市場需要，增強就業能力，學生應該掌握現代電子設計技能的課程[4].
2培養方式的探討
2.1課程開設模式
以往高職院校中現代電子設計技能課程往往只開設單片機課程，至于其他方面的電子設計課程只開設一至兩門，而且學時往往不夠[5].為了解決這些問題，各高職院校針對不同的專業性質采取了靈活多變的培養模式.模式一，各門課程獨立開設，先開設單片機課程，然后是EDA課程，接下來是DSP課程、ARM課程.比如蘇州市職業大學的通訊專業就采用了這種模式. 模式二，結合課程的特點組合開設，把EDA與DSP組合作為一門課程，或者把單片機與EDA進行組合開設，如安徽電氣工程職業技術學院自動化信息工程系把單片機與EDA課程合成一門課程進行開設，稱為“EDA與單片機應用技術”.模式三，以開課與講座形式或選修課程組合的方式進行培養.單獨開設一門或兩門課程，其余的以講座或選修課形式開設.一般自動化、機電類專業常采用這種方式.目前，各高職院校都或多或少地開設了現代電子設計技能的課程，很多學校采用結合電子設計競賽、課程設計及畢業設計的綜合方法對學生進行電子設計技能的培養.如蘇州市職業大學成立電子協會，系部提供教室與訓練測試儀器，結合開設的課程每年舉行校內電子設計競賽，選出一些能力強、對電子設計感興趣的學生，再進行加強培訓，然后參加市、省、國家的電子競賽，經過若干年的實踐，取得了良好的效果，在2009年的全國電子競賽中，學校派出了10個代表隊參賽，有7個代表隊獲獎;2010年的江蘇省電子競賽中，學校參賽的8個隊中有7個隊獲獎.
2.2實訓教學模式
高職實踐教學是為了熟練掌握某種技術或技能而在真實或仿真的環境中進行反復訓練的活動.主要包括對學生進行單項能力和綜合技術應用能力的訓練，也包括職業崗位實踐訓練，其目的是使學生熟練掌握職業技能，并培養學生的職業素質[1，6].實訓是高職實踐教學中的一個重要項目，占有很大的比重，是實踐教學的主要形式，包括基本技能訓練、項目設計、畢業設計等環節.而實驗教學在整個高職階段的實踐教學中所占的學時又是最多的.對于技能性很高的現代電子技能課程的實訓，實際動手設計電路能力的培養很重要，要提高實驗教學的質量應該調動學生的積極性，同時還要使學生有壓力，而目前大多數高職院校的實驗是沒有單獨考核成績的，這種狀況下學生做實驗時就沒有壓力，隨意性很大.為了更有效地開展實驗教學，對實驗教學進行改革就顯得尤為重要.本文針對現代電子設計技能培養的課程的特點設計了一種開放式的實驗教學系統，其流程如圖1所示，但一些需要合作及強電壓的實驗，則不宜采用該方案.在實際使用時可以適當增加設計性的實驗與綜合性的實驗，學生可以自主設計實驗，經過教師考核后可以作為課程實驗的適當替代，鼓勵學生的積極性，教師也可以從這些實驗中選出實際動手能力強的學生，作為參加各類競賽的儲備人才.